지금까지 우리는 기판을 만들고(2·3편), 실리콘을 준비하고(4·5편), 결정으로 바꿨습니다(6·7편). 하지만 결정화된 실리콘은 아직 순수한 반도체일 뿐입니다. 트랜지스터가 되려면 어디가 전자의 통로이고 어디가 스위치인지, 극성을 새겨 넣어야 합니다. 그 일을 하는 공정이 도핑(doping)입니다.
불순물이 성격을 정한다
도핑은 이름 그대로 실리콘에 불순물을 의도적으로 심는 기술입니다. 순수한 실리콘은 전기가 잘 통하지 않지만, 미량의 다른 원소가 들어가면 전하를 나르는 입자가 생겨 전도성이 생깁니다(Doping (semiconductor)).
- 도너(donor) — 실리콘보다 최외곽 전자가 하나 많은 15족(V족) 원소(인·비소·안티모니). 남는 전자를 내놓아 N형이 됩니다.
- 억셉터(acceptor) — 전자가 하나 부족한 13족(III족) 원소(붕소·알루미늄·갈륨). 전자가 빠진 자리, 즉 정공(hole)을 만들어 P형이 됩니다.
LTPS 백플레인은 두 극성을 모두 만듭니다. 화소를 구동하는 회로에는 N형과 P형이 함께 필요하기 때문입니다 — 앞서 6편에서 본 "LTPS는 정공 이동도도 확보되어 P형 소자를 만들 수 있다"는 장점이 여기서 실제로 쓰입니다. 결국 도핑은 한 번이 아니라 여러 번, 서로 다른 원소로 진행됩니다.
얼마나 넣어야 "충분히 진한" 것인가
도핑을 처음 접하면 가장 이해가 안 되는 대목이 양입니다. 실제로 넣는 불순물은 실리콘 원자 수백~수십만 개당 하나 수준입니다. 왜 그것으로 충분한지 숫자로 확인해 보겠습니다. 실리콘의 밀도는 2.329g/cm³, 원자량은 28.085g/mol이므로(Silicon), 단위 부피당 원자 수는 이렇게 나옵니다.
실리콘 원자 밀도 = 2.329 ÷ 28.09 × 6.022×10²³ ≈ 4.99×10²² cm⁻³
반면 상온의 순수한 실리콘에서 스스로 생겨나 돌아다니는 전하 운반자는 대략 10¹⁰ cm⁻³ 수준에 불과합니다. 원자 5조 개에 캐리어 하나꼴입니다. 그러니 불순물을 10¹⁷ cm⁻³만 넣어도 캐리어가 1천만 배로 늘어납니다. "미량이 성격을 바꾼다"는 말은 비유가 아니라 산수입니다.
실제 공정에서 다루는 값은 도즈(dose), 즉 단위 면적당 쏴 넣은 이온 수(cm⁻²)입니다.
평균 농도 = 도즈 ÷ 막 두께 / 시트 저항 Rs = 1 ÷ (q × 이동도 × 농도 × 막 두께)
아래 표는 두께 50nm의 다결정 실리콘 막에, 도펀트가 전부 활성화되고 이동도를 30cm²/V·s로 고정했다고 가정한 1차 근사입니다. 실제로는 이동도가 농도에 따라 변하고 활성화율도 100%가 아니므로, 절댓값보다 자릿수의 간격을 보시면 됩니다.
| 용도 | 도즈(cm⁻²) | 평균 농도(cm⁻³) | 실리콘 원자 대비 | 시트 저항(Ω/sq, 근사) |
|---|---|---|---|---|
| 채널 도핑 (Vth 조정) | 약 1×10¹² | 2.0×10¹⁷ | 25만 개당 1개 (4ppm) | 약 2×10⁵ |
| LDD 도핑 (완충 구간) | 약 1×10¹³ | 2.0×10¹⁸ | 2.5만 개당 1개 (40ppm) | 약 2×10⁴ |
| 소스·드레인 도핑 | 약 1×10¹⁵ | 2.0×10²⁰ | 250개당 1개 (0.4%) | 약 2×10² |
표에서 읽어야 할 것은 도즈를 세 자릿수 올리면 저항이 세 자릿수 내려간다는 단순한 사실입니다. 소스·드레인은 전류를 흘려야 하니 저항이 낮아야 하고, 채널은 전류가 게이트의 명령으로만 흘러야 하니 저항이 높아야 합니다. 같은 장비로 같은 원소를 쏘면서 도즈만 바꿔 이 두 극단을 만들어 내는 것이 도핑 공정의 본질입니다.
도펀트는 왜 하필 이 원소들인가
13족·15족이라고 아무 원소나 쓰지는 않습니다. 격자 자리에 잘 앉아야 하고(고용도), 원하는 깊이에 멈춰야 하며(질량), 후속 열공정에서 지나치게 번지지 않아야 합니다(확산 계수).
| 원소 | 족 / 극성 | 원자량 | 상대적 성격 | 백플레인에서의 위치 |
|---|---|---|---|---|
| 붕소 (B) | 13족 / P형 | 10.81 | 가장 가벼움 — 같은 에너지에서 가장 깊이 들어가고 채널링에 취약 | P형 소자, Vth 조정 |
| 인 (P) | 15족 / N형 | 30.97 | 중간 질량 — 깊이·손상의 균형이 좋음 | N형 소스·드레인, LDD |
| 비소 (As) | 15족 / N형 | 74.92 | 무거움 — 얕고 가파른 프로파일, 손상 큼 | 얕은 접합이 필요한 경우 |
백플레인은 막 두께가 50nm 안팎에 불과합니다. 웨이퍼처럼 수 μm를 다루는 무대가 아니어서 "깊이"의 여유가 거의 없고, 그래서 원소 선택보다 가속 에너지를 낮게 잡는 일이 더 중요해집니다 — 도펀트가 막을 뚫고 아래까지 지나가 버리면 도핑이 아니라 그냥 관통입니다.
도핑의 세 가지 일
백플레인 공정에서 도핑은 목적에 따라 이름이 나뉩니다.
- 소스·드레인 도핑 — 트랜지스터의 양 끝, 전류가 드나드는 단자를 만듭니다. 진하게 도핑해 저항을 낮춥니다.
- 채널 도핑 — 전류가 흐르는 통로 전체에 아주 옅게 도핑합니다. 목적은 전도가 아니라 문턱전압(Vth)의 위치를 옮기는 것입니다. 문턱전압은 플랫밴드 전압과 표면 전위, 공핍 영역이 결정하는데, 채널 도핑은 이 중 플랫밴드 전압을 움직여 소자 특성을 나빠뜨리지 않으면서 문턱전압만 이동시킬 수 있습니다.
- LDD(Lightly Doped Drain) 도핑 — 소스·드레인과 채널 사이에 옅게 도핑한 완충 구간을 둡니다. 전계가 한 지점에 집중되는 것을 막아 누설 전류와 열화를 줄이는 구조입니다.
LDD는 조금 더 설명할 값이 있습니다. 다결정 실리콘 트랜지스터의 고질병은 꺼져 있어야 할 때 새는 전류입니다. 드레인 쪽 접합에 전계가 몰리면 결정립 경계의 결함 준위를 사다리 삼아 전자가 넘어가기 때문입니다. 소스·드레인과 채널 사이에 농도가 낮은 구간을 끼워 넣으면 전위가 그 구간에서 나누어 떨어지고 최대 전계가 낮아집니다. 문헌은 오프셋·LDD 구조를 갖춘 다결정 실리콘 소자의 누설 전류가 구조에 따라 달라짐을 실측으로 보고합니다("Photo-Leakage Current of Poly-Si Thin Film Transistors with Offset and Lightly Doped Drain Structures," Jpn. J. Appl. Phys. 38, 5757 (1999)). 이 구조는 초기 특허부터 명시적으로 다뤄져 왔으며, LDD 영역을 어떤 순서로 만들 것인가는 이후에도 계속 특허의 주제가 됩니다(US 5,698,882 — LDD Polysilicon thin-film transistor).
대가도 있습니다. LDD 구간은 저항이 높으므로 켰을 때의 전류도 함께 줄어듭니다. 길게 잡으면 누설은 줄지만 구동 능력이 떨어지고, 그 길이는 노광 정렬 정밀도로 결정되므로 LDD 설계는 소자 특성과 노광 여유를 맞바꾸는 작업이 됩니다.
두 가지 주입 방식 — 확산과 이온 주입
불순물을 실리콘 안에 넣는 방법은 크게 둘입니다.
확산(diffusion)은 고온에서 농도차를 이용해 스며들게 하는 방식입니다. 분자가 농도가 높은 곳에서 낮은 곳으로 이동하는 자연스러운 현상을 이용합니다. 장비가 단순하고 격자 손상이 없지만, 등방적이라 옆으로도 번지고, 농도와 깊이를 따로 조절할 수 없습니다. 무엇보다 고온이 필요해 유리 기판에는 쓰기 어렵습니다.
이온 주입(ion implantation)은 불순물을 이온으로 만들어 전기적으로 가속해 강제로 박아 넣는 방식입니다(Ion implantation). 저온에서 가능하고, 가속 에너지로 깊이를, 조사량으로 농도를 독립적으로 조절할 수 있으며, 감광막을 마스크로 쓸 수 있습니다. 대신 이온이 격자를 때리며 손상을 남기고, 이 손상은 4편에서 예고한 활성화 어닐로 회복시켜야 합니다.
| 비교 항목 | 확산 | 이온 주입 계열 |
|---|---|---|
| 공정 온도 | 높음 — 유리 기판에 부적합 | 저온 가능 — 실온 부근에서 주입 |
| 깊이 제어 | 온도·시간에 종속 | 가속 에너지로 독립 제어 |
| 농도 제어 | 깊이와 얽혀 있음 | 도즈로 독립 제어 |
| 프로파일 모양 | 표면이 최대, 단조 감소 | 내부에 최대점(Rp)을 갖는 종 모양 |
| 측면 번짐 | 등방적 — 옆으로도 번짐 | 방향성 있음 — 측면 번짐 작음 |
| 마스크 | 산화막 등 내열 마스크 필요 | 감광막을 그대로 마스크로 사용 |
| 격자 손상 | 거의 없음 | 있음 — 활성화 어닐 필수 |
| 백플레인 적용 | 사실상 불가 | 표준 |
디스플레이가 이온 주입 계열을 택하는 이유는 명확합니다 — 유리가 고온을 못 견디기 때문입니다. 확산은 조건이 아니라 물리적으로 배제됩니다.
이온은 어디에서 멈추는가
- 주입된 이온은 실리콘 내부의 전자·원자와 부딪히며 에너지를 잃고 결국 멈춥니다.
- 멈춘 위치의 분포는 대략 정규분포를 이룹니다.
- 평균 깊이를 투사 범위(Rp), 그 표준편차를 ΔRp라고 부릅니다.
- 이온이 무거울수록 얕게 멈추고, 격자에 주는 손상은 커집니다.
이 분포는 1960년대에 이미 실측으로 정리되었습니다. 붕소·인·비소를 실리콘에 주입했을 때의 범위를 에너지별로 정리한 초기 연구("Range of implanted boron, phosphorus, and arsenic in silicon," Can. J. Phys. 47, 1750 (1969))가 오늘날 공정 시뮬레이터가 물려받은 범위 데이터의 뿌리입니다.
여기서 두 가지 단위를 구분해야 합니다. 도즈(dose)는 단위 면적당 주입한 이온 수(cm⁻²)이고, 농도(concentration)는 단위 부피당 이온 수(cm⁻³)입니다. 도즈가 같아도 얕게 몰리면 농도가 높아지고 넓게 퍼지면 낮아집니다. 정규분포를 가정하면 최고 농도는 다음과 같이 계산됩니다.
최고 농도 = 도즈 ÷ (√(2π) × ΔRp) ≈ 도즈 ÷ (2.507 × ΔRp)
예를 들어 ΔRp가 20nm(2×10⁻⁶ cm)라면, 도즈 1×10¹⁵ cm⁻²의 최고 농도는 약 2×10²⁰ cm⁻³입니다. 만약 같은 도즈가 절반의 두께에 몰린다면 농도는 두 배가 됩니다 — 가속 에너지와 도즈는 따로 정할 수 없고 함께 설계해야 원하는 프로파일이 나오는 이유입니다.
주의할 현상도 있습니다. 결정 격자에는 원자가 늘어선 방향으로 빈 터널이 존재해서, 이온이 운 나쁘게 그 방향으로 들어가면 부딪히지 않고 예상보다 훨씬 깊이 파고듭니다 — 채널링(channeling)입니다. 붕소는 가벼워서 특히 취약하고, 입사각이 몇 도만 달라져도 프로파일이 눈에 띄게 달라진다는 것이 실측으로 보고되어 있습니다("Incidence Angle Dependence of Planar Channeling in Boron Ion Implantation into Silicon," J. Electrochem. Soc. 130, 716 (1983)). 그래서 기판을 살짝 기울여 주입하는 것이 표준 기법입니다. 다만 다결정 실리콘은 결정립마다 방향이 제각각이라 웨이퍼처럼 단일한 기울기로 채널링을 완전히 없앨 수는 없고, 평균적으로 완화하는 데 그칩니다.
대면적의 해법 — 질량 분리를 포기하다
이온을 만드는 원리는 같습니다. 고진공 챔버에서 필라멘트를 가열해 열전자를 내보내고, 자석으로 전자를 가두면서 소스 가스(인 계열은 PH₃, 붕소 계열은 B₂H₆를 수소로 희석해 사용)를 이온화해 플라즈마를 만듭니다. 그다음이 갈림길입니다.
- 이온 주입(질량 분리형) — 자기장으로 이온을 질량별로 휘어 원하는 이온만 골라 가속합니다. 순도가 높고 정밀하지만 빔 면적이 좁습니다. 반도체 웨이퍼용 표준 방식입니다.
- 이온 도핑 / 이온 샤워(질량 미분리형) — 분리 과정 없이 플라즈마에서 뽑아낸 이온을 넓은 면적에 그대로 샤워처럼 쏩니다. 대면적 유리에 압도적으로 유리해 디스플레이 공정의 주류가 되었습니다.
| 비교 항목 | 이온 주입 (질량 분리형) | 이온 도핑 / 이온 샤워 (미분리형) |
|---|---|---|
| 이온 선별 | 자기장으로 질량별 분리 | 분리하지 않음 — 플라즈마 성분이 그대로 |
| 빔 형태 | 가늘고 정밀한 빔 — 스캔 필요 | 넓은 면적을 한 번에 덮는 샤워 |
| 순도 | 높음 — 원하는 이온만 | 낮음 — 수소·화합물 이온 동반 |
| 에너지 단일성 | 단일 에너지 | 여러 화학종이 섞여 실효 에너지 분산 |
| 도즈율·처리량 | 낮음 — 면적이 커질수록 불리 | 높음 — 대면적일수록 유리 |
| 주 무대 | 반도체 웨이퍼 | 대면적 유리 기판 |
질량 분리를 포기한 대가는 순도입니다. 학술 문헌은 이 점을 명확히 지적합니다 — 이온이 질량 분석되지 않으므로 기판에 도달하는 이온은 질량·전하·에너지가 서로 다른 여러 화학종을 포함하고, B₂H₆를 쓰면 H₂⁺·H₃⁺·BHₓ⁺ 같은 이온이 함께 주입되어 의도치 않은 도핑과 에너지 오염을 일으킬 수 있다는 것입니다("Non-mass-separated ion shower doping of polycrystalline silicon," J. Appl. Phys. 75, 4933 (1994)). 그럼에도 높은 도즈율과 대면적 처리 능력 덕분에 이 방식이 선택되며, 실제 소자 특성은 기존 주입기와 비교할 만한 수준으로 보고됩니다.
그래서 장비 개발은 두 갈래로 갈립니다. 넓은 폭의 빔에서도 질량 분리를 되살리려는 시도(US 6,900,434 B2 — Method and device for separating ion mass, and ion doping device)와, 분리 없이 넓은 면적에 이온을 고르게 끌어내기 위해 구멍이 촘촘히 뚫린 전극을 설계하는 계열(US 6,972,418 B2 — Ion doping apparatus, and multi-apertured electrode for the same), 그리고 이온 소스 자체를 대면적에 맞춰 다시 설계한 연구("Multi-cusp ion source for doping process of flat panel display manufacturing," Rev. Sci. Instrum. 85 (2014))가 그것입니다. 모두 같은 질문에 대한 답입니다 — 기판이 커질 때 균일도를 어떻게 지킬 것인가.
여기서 흥미로운 부수 효과가 있습니다. 수소 화합물 이온이 함께 들어간다는 것은 수소가 다시 막 안으로 들어온다는 뜻이기도 합니다. 4편에서 그토록 빼내려 애썼던 그 수소가, 도핑 단계에서는 오히려 결정립 경계의 미결합손을 채워 주는 역할을 하기도 합니다 — 공정 전체에서 수소의 수지를 관리해야 하는 이유입니다.
주입 다음은 반드시 어닐
이온 주입은 실리콘 격자를 망가뜨립니다. 고속으로 날아든 이온이 원자를 제자리에서 밀어내기 때문입니다. 게다가 도펀트는 격자의 정확한 자리(치환 위치)에 앉아야만 전기적으로 작동합니다 — 격자 틈에 끼어 있으면 캐리어를 내놓지 않고 산란 중심으로 작용해 이동도만 떨어뜨립니다. 이 두 가지 — 격자 회복과 도펀트 활성화 — 를 한 번의 가열로 해결하는 것이 4편에서 예고한 활성화 어닐입니다.
여기서 다시 열이력의 문제가 등장합니다. 어닐 온도가 낮거나 시간이 짧으면 활성화가 덜 되고, 높거나 길면 도펀트가 확산되어 애써 만든 프로파일이 번집니다. 5편에서 본 급속 열처리가 각광받는 이유가 여기 있습니다 — 수 초 만에 올렸다 내리면 활성화는 시키되 확산은 최소화할 수 있기 때문입니다.
더 극단적인 선택지도 있습니다. 7편에서 본 엑시머 레이저를 활성화에 그대로 쓰는 것입니다. 나노초 단위로 표면만 가열하므로 유리에는 열이 거의 전달되지 않고, 녹았다 굳는 과정에서 도펀트가 격자 자리에 정렬됩니다("Study on dopant activation of phosphorous implanted polycrystalline silicon thin films by KrF excimer laser annealing," Solid-State Electronics 46, 1085 (2002)). 다만 레이저 활성화는 조사 균일도가 그대로 도즈 균일도처럼 작용하므로, 6·7편에서 본 에너지 밀도 관리 문제를 고스란히 물려받습니다.
한계와 흔한 오해
- "도핑을 많이 할수록 전도성이 좋아진다" — 어느 선을 넘으면 그렇지 않습니다. 고용도를 넘긴 도펀트는 격자 자리에 앉지 못하고 뭉쳐 버리며, 활성화된 도펀트조차 캐리어를 산란시켜 이동도를 떨어뜨립니다. 저항은 농도와 이동도의 곱이 정하므로, 농도만 올리면 어느 지점부터 이득이 급격히 줄어듭니다.
- "주입한 도즈가 곧 활성 캐리어 농도다" — 아닙니다. 활성화율은 어닐 조건에 좌우되고, 다결정 실리콘에서는 상당수의 도펀트가 결정립 경계에 갇혀 전기적으로 기여하지 못합니다. 그래서 도즈만으로는 부족하고 시트 저항을 함께 재야 합니다.
- "이온 샤워는 싸구려 주입기다" — 목적이 다릅니다. 웨이퍼용 주입기가 정밀도를 위해 처리량을 포기했다면, 이온 샤워는 면적당 시간을 위해 순도를 포기한 장비입니다.
- "채널 도핑은 채널을 전도성으로 만든다" — 반대입니다. 농도는 소스·드레인보다 세 자릿수 낮고, 목적은 전류를 흘리는 것이 아니라 문턱전압의 위치를 옮기는 것입니다.
무엇이 왜 중요한가 — 관리 포인트 3
- 도즈 균일도 — 기판 전면에 같은 양이 들어가야 합니다. 자리별 도즈 차이는 문턱전압 산포가 되고, 결국 화면 얼룩으로 나타납니다. 대면적일수록 빔 스캔·기판 이송의 균일성이 중요해지며, 이온 소스와 인출 전극의 설계가 계속 개량되는 이유도 여기에 있습니다.
- 깊이 프로파일 — 가속 에너지의 안정성이 곧 접합 깊이의 안정성입니다. 막이 50nm 남짓이라 에너지가 조금만 높아도 도펀트가 막을 관통합니다. 채널링을 막는 기울기 관리도 여기 포함됩니다.
- 활성화율과 잔류 손상 — 어닐이 충분했는지는 시트 저항으로 간접 확인합니다. 앞의 표처럼 저항은 농도에 거의 반비례하므로, 시트 저항은 도즈·어닐·활성화를 한꺼번에 비추는 거울입니다.
이제 실리콘에 극성이 새겨졌습니다. 다음 편(9편)부터는 증착 장으로 넘어갑니다 — 진공이란 무엇이고 플라즈마가 왜 필요한지, 그 무대 위에서 금속 배선과 절연막을 어떻게 한 층씩 쌓아 올리는지를 다룹니다.
참고 자료
- "Non-mass-separated ion shower doping of polycrystalline silicon," Journal of Applied Physics 75, 4933 (1994) : 질량 미분리 이온 샤워의 화학종 혼입과 소자 특성
- "Multi-cusp ion source for doping process of flat panel display manufacturing," Review of Scientific Instruments 85 (2014) : 대면적 도핑을 위한 이온 소스 설계
- "Incidence Angle Dependence of Planar Channeling in Boron Ion Implantation into Silicon," Journal of The Electrochemical Society 130, 716 (1983) : 입사각과 채널링 — 본문 기울기 주입의 근거
- "Range of implanted boron, phosphorus, and arsenic in silicon," Canadian Journal of Physics 47, 1750 (1969) : 도펀트별·에너지별 투사 범위의 초기 실측
- "Study on dopant activation of phosphorous implanted polycrystalline silicon thin films by KrF excimer laser annealing," Solid-State Electronics 46, 1085 (2002) : 레이저를 이용한 저온 활성화
- "Photo-Leakage Current of Poly-Si Thin Film Transistors with Offset and Lightly Doped Drain Structures," Japanese Journal of Applied Physics 38, 5757 (1999) : LDD·오프셋 구조와 누설 전류
- US 6,900,434 B2 — Method and device for separating ion mass, and ion doping device : 넓은 이온 빔에서의 질량 분리 시도
- US 6,972,418 B2 — Ion doping apparatus, and multi-apertured electrode for the same : 대면적 인출을 위한 다공 전극
- US 5,698,882 — LDD Polysilicon thin-film transistor : LDD 구조를 갖춘 다결정 실리콘 소자
- Doping (semiconductor) — Wikipedia : 도너·억셉터와 N형·P형의 정의
- Ion implantation — Wikipedia : 투사 범위(Rp)·스트래글·채널링·주입 손상과 어닐
- Silicon — Wikipedia : 밀도·원자량 — 본문 실리콘 원자 밀도 계산의 근거
- ※ 위 목록 가운데 Wikipedia 문서에서 인용한 부분은 CC BY-SA 4.0 라이선스를 따릅니다.