ログイン新規登録

ブログ · TFT 特性パラメータ

TFT 特性パラメータ #07 — C-V 測定：容量で界面を読む

2026年11月1日·閲覧 4·コメント 0

シリーズTFT 特性パラメータの読み方·7 / 8話

ここまでの六回はすべて電流を測る話でした。ドレイン電圧を掃き上げた出力曲線も、ゲート電圧を掃き上げた伝達曲線も、縦軸に置かれていたのはいつもドレイン電流でした。

ところが電流が流れるには、チャネルがすでにできていなければなりません。電流曲線は、いわばチャネルができたあとの話です。ゲート電圧を上げていく間に絶縁膜のすぐ下で何が押しのけられ何が集まったのかは、電流がほとんど流れない区間なのでうまく捉えられません。

この回は測る量を変えます。容量です。チャネルができていく過程そのものは、容量で見てはじめて見えます。

本文の条件値は計算の過程を示すための例であり、特定の会社の仕様ではありません。引用した数値はすべて公開文献で確認した値で、出典は記事の最後に残します。

何を測るのか

英語版ウィキペディアの 「Capacitance–voltage profiling」の項目は、この測定をこう定義しています —— 印加電圧を変えながら容量を測り、それを電圧の関数として描くというものです。「Capacitance–voltage profiling」の項目は、測定が直流だけでも、また直流と小信号振幅の交流を併せても行われると記しています。

二つの信号の役割は違います。直流のゲート電圧は半導体の表面をどの状態に置くかを決め、その上に乗せた小さな交流はその状態を乱さない程度にだけ電圧を震わせてその状態での容量を読み取ります。

測れる理由は構造にあります。「MOSFET」の項目は、金属・酸化膜・半導体の構造について、二酸化ケイ素が誘電体であるからその構造は平面コンデンサと同じで、電極の一つが半導体に置き換わったものだと記述しています。ゲートの下はすでにコンデンサです。

三つの区間 —— 容量がなぜその値になるのか

用意するものは二つの式だけです。「Capacitor」の項目の平行平板容量

C = ε A / d

そして「Capacitor」の項目の直列合成です。

Ceq = ( 1/C1 + 1/C2 + … )−1

「Capacitor」の項目は、直列につなぐと板の間隔が足し合わされ、全体はどれよりも小さなコンデンサになると記しています。この一文が C-V 曲線の形をほとんど説明してしまいます。

以下の計算はすべて仮定です。絶縁膜は厚さ 100 nm の二酸化ケイ素、半導体はシリコン、ゲートは一辺 100 μm とします。比誘電率は 「Relative permittivity」の項目の表から二酸化ケイ素 3.9、シリコン 11.68 を、真空の誘電率は 「Vacuum permittivity」の項目の約 8.854 × 10−12 F/m を使います。

蓄積 —— 絶縁膜ひとつだけが残る

多数キャリアを界面のほうへ引き寄せる符号の電圧をかけると、界面のすぐ下に多数キャリアがびっしり集まります。蓄積（accumulation）です。

MOS コンデンサの C-V 測定を扱った論文 arXiv:2305.14316 は、この区間をこう記しています —— 容量比 C/Cox が 1 になる電圧域で多数キャリアがシリコン・酸化膜界面へ引き寄せられ、表面電位が 0 の蓄積層をつくるというものです。キャリアがびっしり詰まった層は電気を通すので電極の役をします。二つの電極の間に残る絶縁体は絶縁膜ひとつだけです。

すると容量は平行平板の式そのままです。

Cox = 3.9 × 8.854 × 10−12 × 10−8 ÷ 10−7 ≈ 3.45 × 10−12 F

約 3.45 pF です。面積で割ると約 34.5 nF/cm2 であり、C-V 曲線でいちばん高い平らな部分がこの値です。

空乏 —— 二つの容量が直列につく

電圧を逆へ動かすと多数キャリアが押しのけられます。残るのは動けないイオンだけですから、その層も電気を通しません。空乏層です。

arXiv:2305.14316 は、この区間の測定容量が Cox と空乏層容量の直列であり、誘電体の役をする空乏層の実効的な厚さが増えるので測定容量がゲート電圧とともに減り続けると記述しています。

数字を入れてみます。空乏層が 100 nm まで伸びたとすると

  • 空乏層容量 Cd ≈ 103.4 nF/cm2 —— シリコンの誘電率が三倍なので、同じ厚さでも三倍です。
  • 直列合成 → 25.9 nF/cm2。蓄積の値の 75 % まで下がりました。

空乏層が 300 nm まで伸びると Cd が Cox とほぼ等しくなり、直列合成はちょうど半分になります。ここで材料のしていることが表れます。シリコンの誘電率が絶縁膜の三倍であるために、空乏層は絶縁膜の三倍の厚さになってようやく容量を半分に落とせます。

この比は前に一度出てきています。「MOSFET」の項目は、しきい値下の区間の傾き係数を n = 1 + Cdep/Cox と記しています。電流曲線の傾きを決めていた量と、容量曲線がどれだけ深く下がるかを決める量が同じ比です。測る量が違っただけで、見ていたものは一つでした。

反転 —— 逆の符号の層ができる

さらに電圧を上げると界面近くのエネルギー帯が十分に曲がり、今度は少数キャリアが表面に集まって薄い層をつくります。「MOSFET」の項目はこの層を反転層（inversion layer）と呼び、それがそのままチャネルだと記述しています。「Capacitance–voltage profiling」の項目は、この区間で容量が再び上がると記しています。

arXiv:2305.14316 はその間の底も押さえています —— 使える少数キャリアの大部分が界面へ引き寄せられて反転層をつくるとき空乏の深さが最大になり、測定容量が最小値 Cmin になるというものです。

C-V 測定の仕組みと三つの区間の等価回路 —— 直流で状態を決め小さな交流で容量を読み、空乏区間では絶縁膜容量と空乏層容量が直列につく

周波数 —— 少数キャリアが付いてこられるか

ところが反転区間で容量が本当に上がるかどうかは、乗せた交流信号の速さにかかっています。

走査プローブで半導体の島の容量を測った論文 arXiv:2008.01562 は、この性質をはっきり記しています —— 金属・絶縁体・半導体構造の容量は反転区間では周波数依存性を示し、蓄積区間では示さないというものです。理由も併せて記されています。パルス周波数を上げるほど応答が減るのは反転層をつくる少数キャリアの寿命と生成時間が有限だからであり、その試料でその時間は数十マイクロ秒の規模でした。

そこで二つに分かれます。

  • 遅い信号 —— 反転層の電荷が信号に合わせて出入りします。arXiv:2305.14316 はこの場合を反転層の電荷がゲート電圧の変化に合わせて十分に速く供給・除去され、空乏の深さが縮んで反転区間の容量が Cox のほうへ上がると記述しています。反転層が電極の役をしてくれるので、再び絶縁膜ひとつだけが残ります。
  • 速い信号 —— 少数キャリアがその速さでは生成されません。反転層は直流電圧がつくったまま動かず、交流信号に応答するのは空乏層の縁だけです。そのため直列の組み合わせがそのまま保たれ、容量は最小値にとどまります。

蓄積区間にこの分かれ目がないのも、同じ話の裏側です。蓄積層を満たすのはもともとそこにいた多数キャリアであって、新たにつくり出す必要がありません。

掃く速さ —— ディープディプリーション

交流信号の速さが問題になるなら、直流電圧を掃き上げる速さも問題になります。反転層を満たす少数キャリアが生成されるのに時間がかかるのは、こちらでも同じだからです。

n 型シリコン MOS コンデンサを扱った発表要旨 doi:10.1149/ma2026-01311475mtgabs はこう記しています —— n 型シリコンでは少数キャリアである正孔の生成速度が非常に遅いため速いあるいは高い周波数のバイアスの下では反転を保ちにくく、素子が空乏にとどまるか少数キャリア生成が限界を定めるディープディプリーション（deep depletion、深い空乏）領域に入るというものです。doi:10.1149/ma2026-01311475mtgabs の要旨は、1 MHz では正孔生成が遅すぎて強いディープディプリーションが現れ、高周波応答がそのままディープディプリーションに入ったと記録しています。

なぜ容量が最小値より下へ下がるのかは、先の二つの式で解けます。反転層ができなければ、ゲートが呼び集めた電荷を引き受ける場所は空乏層しかありません。そのため空乏層は平衡状態の最大の厚さを越えて厚くなり続けます。doi:10.1149/ma2026-01311475mtgabs の要旨は空乏幅を W = √( 2 εSi ψs / q ND ) と記し、表面電位が大きくなるほど広がることを示しています。C = ε A / d で d が大きくなるので C は小さくなります。

この状態は平衡ではなく過ぎていく状態であり、そのためわざとつくって測ることもあります。1969 年の国際電子デバイス会議に載った MOS Deep depletion C-V measurements using linear ramp voltages が、題名のとおり線形ランプ電圧でディープディプリーションの C-V を測る方法を扱っています。

同じ MOS コンデンサで分かれる三本の曲線 —— 低周波は反転で絶縁膜容量に戻り、高周波は最小値にとどまり、速い掃引はディープディプリーションへ下がる

NMOS と PMOS は左右が反転する

「MOSFET」の項目は、バルク MOSFET の C-V 曲線について左端が蓄積、真ん中の谷が空乏、右が反転だと記しています。p 型ボディを使う n チャネル素子の話です。正のゲート電圧が正孔を押しのけて空乏層をつくり、さらに上げると電子が集まって反転層になるので、蓄積は反対側の負電圧のほうに置かれます。

n 型ボディはどうでしょうか。「MOSFET」の項目は、負のゲート電圧が n 型領域の表面に p チャネルをつくり、これは n チャネルの場合と同じだが電荷と電圧の符号が逆だと記述しています。arXiv:2305.14316 も、n 型の試料で反転層が負のゲート電圧でつくられたと記しています。

ですから二つの素子の C-V 曲線は横軸の符号だけを反転させた同じ図です。蓄積がどちら側に来るかが変わるだけで、高いほうが絶縁膜容量、谷が空乏、その先が反転という読み方は同じです。

曲線から読み取る値

「Capacitance–voltage profiling」の項目は、この測定で得られるものを列挙しています —— 酸化膜厚、酸化膜電荷、可動イオン汚染、界面トラップ密度、そして平均ドーピング濃度とドーピングプロファイル、キャリア寿命です。前の三つがどう出てくるのかを見ます。

絶縁膜の厚さ

arXiv:2305.14316 は、酸化膜厚をこう取り出したと記しています。

tox = εox A / Cox

C = ε A / d を d について解いたものです。蓄積区間の高さとゲート面積さえあれば厚さが出ます。先の仮定でたどり直すと、面積 10−4 cm2 の素子で蓄積容量が 3.45 pF と読まれたとき、厚さは 100 nm に戻ります。

フラットバンド電圧

フラットバンド電圧（flat-band voltage）は、半導体のエネルギー帯が曲がらず平らな状態になる電圧です。arXiv:2305.14316 はこれを表面電位が 0 になる電圧と定義し、空乏区間がしきい値電圧とこのフラットバンド電圧の間に置かれると記しています。

曲線から探す方法はフラットバンド容量法です。その値はこう計算します。

Cfb = Cox ( εS A / λ ) ÷ ( Cox + εS A / λ )

λ は外因性デバイ長です。先に見た直列合成と同じ形です。絶縁膜容量と半導体側の容量を直列につないだ値を先に計算しておき、曲線でその高さになる電圧を読めば、それがフラットバンド電圧です。

その電圧がどこにあるかが次の値を与えます。arXiv:2305.14316 は実効酸化膜電荷密度を

Nox = Cox ( WMS − Vfb ) ÷ ( e A )

と記しています。WMS は金属と半導体の仕事関数差、e は電気素量です。つまり仕事関数差だけで説明される位置からフラットバンド電圧がずれた分が、界面にある電荷の量です。

界面の電荷と可動イオン

その電荷は一種類ではありません。arXiv:2305.14316 は Nox を固定酸化膜電荷・界面に捕らわれた電荷・可動イオン電荷の和に分け、可動イオンは電界に応じて絶縁膜の両側の界面の間を行き来するので C-V 曲線のヒステリシスとして表れると記述しています。上げながら描いた曲線と下げながら描いた曲線が重ならなければ、そこが疑わしい場所です。

界面トラップは周波数で表れます。酸化スカンジウムを絶縁膜に使った MOS コンデンサを 50 kHz から 1 MHz まで六つの周波数で測った論文 doi:10.16984/saufenbilder.327593 は、周波数が低くなるほど界面の捕らわれた電荷が交流信号に付いてきて測定容量に上乗せされたと記しています。低周波の曲線と高周波の曲線の差そのものがトラップの跡だということです。

実際のコンデンサは理想的ではない

ここまでの話は、測定器が純粋な容量を返してくれるという前提の上にありました。実際にはそうではありません。

「Capacitor」の項目は、実際のコンデンサの等価回路をこう描いています —— 理想的な容量にリードの等価直列インダクタンスと小さな直列抵抗が直列に、そして完全でない誘電体を表す小さなコンダクタンスが並列に付きます。「Capacitor」の項目は、この並列コンダクタンスが誘電体を横切る小さな漏れ電流をつくってコンデンサを徐々に放電させると記しています。

測定器はこの三つを別々には見られません。インピーダンスを測って仮定した回路モデルに当てはめ、容量ひとつに換算した値を返すだけです。

先の doi:10.16984/saufenbilder.327593 は、その食い違いを実際に観測しています。doi:10.16984/saufenbilder.327593 の論文は直列抵抗のために C-V 曲線の蓄積区間で容量が期待より低く出たと記し、そのため直列抵抗の補正をしたあとではじめて界面トラップの影響を検討したと記述しています。

なぜ問題なのかは前節の式が語ってくれます。厚さは tox = εox A / Cox で出てきて、Cox は分母にあります。蓄積容量を低く読めば、絶縁膜を実際より厚く計算することになります。曲線から出てきた数字が、素子の性質ではなく測定回路の性質を混ぜて抱えてしまうのです。

理想的なコンデンサと実際のコンデンサの等価回路、そして C-V 曲線から絶縁膜の厚さ・フラットバンド電圧・界面電荷を読み取る場所

まとめ

  • C-V 測定は直流で表面の状態を決め、小さな交流でその状態の容量を読みます。電流曲線が見られないチャネルができていく過程がここに収まります。
  • 三つの区間の値は直列合成ひとつで説明できます。蓄積は絶縁膜だけが残っていちばん大きく、空乏は空乏層が直列につくので小さくなり、反転は反転層が電極の役をすれば再び大きくなります。
  • 反転で曲線が分かれるのは少数キャリアの生成に時間がかかるからです。遅い信号には付いてこられ、速い信号には付いてこられません。蓄積にはこの分かれ目がありません。
  • 直流を速く掃きすぎると反転層ができず、空乏層が平衡の値を越えて伸びます。容量が最小値より下へ下がるディープディプリーションです。
  • 曲線から出てくる値 —— 絶縁膜の厚さ・フラットバンド電圧・界面電荷 —— はすべて等価回路を仮定して解いた結果です。直列抵抗ひとつあるだけで蓄積容量が低く読まれ、厚さは厚く出ます。

電流では点いたあとを見て、容量では点くまでを見ます。次回はこの界面の状態が固定された性質ではないということ —— 素子をしばらく点けておいたあとに測り直すと曲線が元の場所にない、という問題に移ります。

参考資料

コメント 0 件

まだコメントはありません。最初の意見を投稿してください。

コメントは会員のみ投稿できます。 ログイン