Log InSign Up

블로그 · 반도체에서 트랜지스터까지

반도체에서 트랜지스터까지 #06 — 전계효과 트랜지스터: 닿지 않고 여는 문

2026년 9월 16일·조회 0·댓글 0

시리즈반도체에서 트랜지스터까지·6 / 9편

지난 편에서 단자가 셋인 소자를 처음 만났습니다. 접합형 트랜지스터(BJT)입니다. 베이스에 작은 전류를 흘리면 컬렉터로 큰 전류가 흐르는 구조였습니다. 작은 것으로 큰 것을 움직이는 첫 번째 방법이었습니다.

그런데 그 방법에는 대가가 하나 붙어 있습니다. 제어하려면 전류를 써야 한다는 것입니다. 베이스로 흘려 넣은 전류는 신호가 아니라 소자를 여는 데 쓰이고 사라집니다. 소자 하나가 아니라 수억 개를 한 칩에 올린다면, 이 대가는 곧 열이 되고 전력이 됩니다.

이 편이 답할 질문은 이것입니다. 전류를 쓰지 않고 소자를 열 수 있는가. 답은 「있다」이고, 그 방법을 쓰는 소자를 전계효과 트랜지스터(FET, Field-Effect Transistor)라고 부릅니다.

본문의 조건 값은 계산 과정을 보이기 위한 예시이며 특정 회사의 사양이 아닙니다. 인용한 수치는 모두 공개 문헌에서 확인한 값이고 출처를 글 끝에 남깁니다.

단자의 이름부터 다시 짓는다

영문 위키백과 「Field-effect transistor」 문서는 FET를 전기장을 써서 반도체 안의 전류를 제어하는 트랜지스터로 정의합니다. 그리고 단자 셋의 이름을 이렇게 붙입니다.

  • 소스(Source) — 캐리어가 통로로 들어오는 곳입니다.
  • 드레인(Drain) — 캐리어가 통로에서 빠져나가는 곳입니다.
  • 게이트(Gate) — 통로의 전도도를 조절하는 단자입니다. 여기에 전압을 걸어 드레인 전류를 제어합니다.

「Field-effect transistor」 문서는 이 셋이 BJT의 이미터·컬렉터·베이스에 대략 대응한다고 적습니다. 그리고 대부분의 FET에는 네 번째 단자가 더 있습니다. 바디(Body)입니다. 소스·게이트·드레인이 놓여 있는 반도체 덩어리 자체를 가리키며, 소자를 동작점에 앉히는 데 쓰입니다.

소스와 드레인 사이에 캐리어가 지나가는 길이 채널(Channel)입니다.

「Field-effect transistor」 문서는 게이트를 실제 문을 여닫는 것처럼 생각해도 된다고 설명합니다. 게이트는 채널을 만들거나 없애서 전자를 통과시키거나 막습니다. BJT의 베이스가 흐름에 끼어드는 단자였다면, FET의 게이트는 길 자체를 내거나 지우는 단자입니다.

여기서 BJT와 갈리는 성질이 하나 더 나옵니다. 「Field-effect transistor」 문서는 BJT와 달리 FET 대부분이 전기적으로 대칭이어서 소스와 드레인을 서로 바꿔 연결해도 동작이 달라지지 않는다고 적습니다. 이미터와 컬렉터는 도핑 농도가 달라 바꿔 끼울 수 없었습니다. FET에서는 그 구분이 회로가 어느 쪽에 전압을 더 걸었느냐로 정해질 뿐입니다.

닿지 않는다 — 「전계효과」라는 이름의 뜻

FET의 핵심은 구조 한 군데에 있습니다. 게이트가 채널에 닿아 있지 않습니다. 사이에 얇은 절연막이 끼어 있습니다.

위키백과 「MOSFET」 문서는 게이트가 얇은 절연층으로 채널과 분리되어 있으며 전통적으로 이산화규소를 쓴다고 기술합니다. 그리고 FET 문서는 FET를 가르는 기준의 하나가 채널과 게이트를 무엇으로 절연하느냐라고 적습니다. 절연이 곁가지가 아니라 분류의 축입니다.

닿아 있지 않은데 어떻게 제어가 됩니까. MOSFET 문서가 답합니다. 게이트와 소스 사이에 전압을 걸면 거기서 생긴 전기장이 산화막을 뚫고 들어가 반도체와 절연막이 만나는 면에 채널을 만든다는 것입니다.

건너간 것은 전기장이지 전하가 아닙니다. 자석을 종이 위에 올려 두면 종이 밑의 쇳가루가 움직입니다. 자석은 쇳가루에 닿지 않았습니다. 게이트가 채널에 하는 일이 그와 같아서 이름이 전계효과(Field Effect)입니다.

게이트로는 전류가 흐르지 않는다

절연막이 있으니 당연한 결과가 따라옵니다. MOSFET 문서는 디지털 스위칭에서 MOSFET의 큰 장점을 이렇게 적습니다 — 게이트와 채널 사이의 산화막이 게이트로 직류가 흐르는 것을 막아 소비 전력을 더 줄이고 매우 큰 입력 임피던스를 준다는 것입니다. FET 문서도 FET가 낮은 주파수에서 대단히 높은 입력 임피던스를 보인다고 기술합니다.

BJT와 정면으로 대비됩니다. BJT는 켜 두는 동안 베이스 전류를 계속 흘려야 합니다. FET는 한 번 전압을 걸어 두면 그대로 열려 있습니다. 열어 두는 데 드는 정상 전류가 없습니다.

FET 문서는 FET를 유니폴라(unipolar) 트랜지스터라고도 부른다고 적습니다. 전자(n채널)와 정공(p채널) 가운데 한 종류만 쓰기 때문입니다. BJT는 둘 다 동원했고, 그래서 「바이폴라」였습니다.

이 발상은 BJT보다 오래되었습니다. 구글 특허에 공개된 US 1,745,175(율리우스 에드가 릴리엔펠트, 1926년 출원·1930년 등록)은 막의 두께가 아주 작아서 거기에 정전기력을 가하면 그 막의 전기 전도도가 영향을 받는다는 서술을 담고 있습니다. 착상은 1947년의 점접촉 트랜지스터보다 20년 넘게 앞서 있었습니다.

전계효과 트랜지스터의 단면 구조 — 게이트 금속과 채널 사이에 절연막이 있어 게이트 전류는 0이고 전기장만 절연막을 건너 채널에 미친다

MOS — 앞 편의 커패시터가 여기에 있다

게이트·절연막·반도체. 이 세 층에는 정해진 이름이 있습니다. 금속(Metal)·산화막(Oxide)·반도체(Semiconductor)의 머리글자를 따서 MOS 구조라고 부릅니다. 이 구조로 만든 전계효과 트랜지스터가 MOSFET입니다.

MOSFET 문서는 MOS 구조를 실리콘 기판 위에 이산화규소 층을 기르고 그 위에 금속이나 다결정 실리콘을 올려 얻는다고 기술합니다. 그리고 다음 문장이 이 편의 핵심입니다.

이산화규소가 유전체이므로, 이 구조는 전극 하나가 반도체로 바뀐 평면 커패시터와 동등하다는 것입니다.

지난 편에서 본 식을 그대로 가져올 수 있습니다.

C = ε A / d

대응은 이렇게 붙습니다.

  • ε — 게이트 절연막의 유전율입니다. 끼워 넣은 유전체가 산화막으로 바뀌었을 뿐입니다.
  • A — 게이트가 채널을 마주 보는 넓이입니다.
  • d — 절연막의 두께입니다. 공핍층이 하던 역할을 이제 산화막이 합니다.

지난 편의 접합 용량은 원하지 않아도 딸려 오는 용량이었습니다. MOS의 용량은 일부러 만들어 두고 그것으로 소자를 동작시킵니다. 같은 식이 한 번은 방해물이고 한 번은 부품입니다.

숫자를 한 번 넣어 본다

단위 면적당 용량을 따로 산화막 용량이라 부르고 소문자로 적습니다. Engineering LibreTexts의 「Basic MOS Structure」는 게이트와 기판이 산화막을 절연층으로 끼운 일종의 평행판 커패시터를 이룬다고 적고, 단위 면적당 용량을 다음과 같이 정의합니다.

cox = εox / xox

「Basic MOS Structure」가 든 예시 값을 그대로 옮겨 계산해 봅니다. 이 글은 아래 두 값을 「Basic MOS Structure」의 예시로 가정하고 계산합니다.

  • 이산화규소의 유전율 εox ≈ 3.3 × 10−13 F/cm
  • 산화막 두께 xox = 250 Å = 2.5 × 10−6 cm

나누면 cox ≈ 1.30 × 10−7 F/cm2가 나옵니다. 문헌이 적은 값과 같습니다.

여기서 분모가 두께라는 점이 소자의 역사를 통째로 설명합니다. MOSFET 문서는 소자를 아주 작게 줄이면 게이트 유전체 층을 매우 얇게, 최신 기술에서는 1 nm 안팎으로 만들어야 한다고 기술합니다. 같은 유전율에 두께만 1 nm(= 1 × 10−7 cm)로 바꿔 다시 나누면 cox ≈ 3.3 × 10−6 F/cm2입니다. 250 Å은 25 nm이므로 두께가 25분의 1이 되고, 단위 면적당 용량은 25배가 됩니다.

용량이 크다는 것은 같은 게이트 전압으로 채널에 더 많은 전하를 불러 모은다는 뜻입니다. 절연막을 얇게 만드는 일이 곧 소자를 세게 만드는 일인 이유입니다. 재료로도 같은 것을 노릴 수 있습니다. 위키백과 「Relative permittivity」 문서의 표는 이산화규소의 비유전율을 3.9, 실리콘을 11.68로 적습니다. 분자인 ε를 키우는 길도 있다는 뜻입니다.

MOS 구조와 평행판 커패시터의 대응 — 게이트 금속이 한쪽 전극, 산화막이 유전체, 반도체가 나머지 전극이 되고 단위 면적당 용량은 유전율을 두께로 나눈 값이다

게이트 전압이 채널에 하는 일 — 세 상태

이제 이 커패시터에 전압을 걸어 봅니다. 바디는 p형, 다수 캐리어는 정공이라고 두겠습니다. 걸어 준 전압에 따라 계면 근처가 세 가지 상태로 갈립니다. Engineering LibreTexts의 「MOS Fundamentals」는 이 셋을 축적·공핍·반전으로 나눕니다.

축적(accumulation) — 다수 캐리어를 계면 쪽으로 끌어당기는 방향으로 전압을 겁니다. 「MOS Fundamentals」는 이 상태에서 다수 캐리어 농도가 덩어리 내부보다 산화막-반도체 계면 근처에서 더 높다고 기술합니다. p형이면 정공이 계면에 두껍게 깔립니다.

공핍(depletion) — 반대 방향으로 조금 겁니다. MOSFET 문서는 p형 바디에 게이트로부터 양의 전압을 걸면 양전하를 띤 정공을 계면에서 밀어내어 움직이지 못하는 음의 억셉터 이온만 남은 캐리어 없는 영역이 생긴다고 적습니다. #03에서 본 공핍층과 같은 종류의 층이 여기서도 생깁니다.

반전(inversion) — 양의 전압을 더 키웁니다. MOSFET 문서는 게이트 전압이 충분히 높아지면 절연막과 반도체가 만나는 면 바로 옆의 얇은 층에 음의 캐리어가 높은 농도로 모여 반전층을 이룬다고 기술합니다. p형 바디의 표면이 전자가 다수인 층으로 뒤집힌 것입니다. 그래서 「반전」입니다.

이 반전층이 곧 채널입니다. MOSFET 문서는 반전층이 소스와 드레인 사이로 전류가 지나갈 통로를 제공한다고 적습니다. 소스와 드레인이 n형이고 그 사이 바디가 p형이었으니, 반전이 일어나기 전까지 둘 사이에는 길이 없었습니다. 게이트 전압이 없던 길을 냅니다.

문턱전압 — 이름만 여기서

그 길이 생기기 시작하는 전압에 이름이 붙어 있습니다. 위키백과 「Threshold voltage」 문서는 문턱전압(Vth)을 소스와 드레인 사이에 전도 경로를 만드는 데 필요한 최소 게이트-소스 전압으로 정의합니다. MOSFET 문서는 같은 값을 반전층의 전자 밀도가 바디의 정공 밀도와 같아지는 게이트 전압으로 적습니다. 표현이 다를 뿐 가리키는 지점은 같습니다.

소자 하나의 성격이 이 숫자에 거의 다 들어 있어, 이 값을 재고 뽑아내는 일만 따로 다루는 이야기가 있습니다. 이 시리즈에서는 이름과 뜻까지만 두고 넘어갑니다.

증가형과 공핍형

채널이 언제부터 있느냐로 소자가 두 갈래로 나뉩니다. FET 문서와 Threshold voltage 문서가 같은 내용을 적습니다.

증가형(enhancement-mode)은 소자 안에 전도 채널이 본래 존재하지 않습니다. n채널이라면 양의 게이트-소스 전압을 걸어야 채널이 생깁니다. 전압을 걸지 않으면 꺼져 있습니다. MOSFET 문서는 증가형에서 게이트에 건 전압이 소자의 전도도를 높인다고 요약합니다.

공핍형(depletion-mode)은 반대입니다. Threshold voltage 문서는 n채널 공핍형 소자에 전도 채널이 본래부터 존재한다고 적고, 끄려면 음의 전압이 필요하다고 기술합니다. MOSFET 문서도 공핍형에서는 게이트에 건 전압이 전도도를 낮춘다고 적습니다.

스위치로 쓰기에는 증가형이 편합니다. 아무것도 걸지 않았을 때 꺼져 있는 쪽이 안전합니다.

MOSFET과 TFT — 같은 원리, 다른 자리

지금까지의 이야기는 반도체가 실리콘 웨이퍼 자체인 경우를 전제했습니다. 채널은 그 웨이퍼의 표면에 생겼습니다. 그런데 화면을 만들려면 사정이 달라집니다. 유리 한 장을 실리콘 웨이퍼로 바꿀 수는 없습니다.

위키백과 「Thin-film transistor」 문서는 박막 트랜지스터(TFT)를 박막 증착으로 만든 특별한 종류의 전계효과 트랜지스터로 정의하고, 유리처럼 지지는 하되 전기는 통하지 않는 기판 위에 기른다고 적습니다. 그리고 이것이 반도체 재료가 곧 기판인 벌크 MOSFET과 다른 점이라고 명시합니다.

한 문장으로 줄이면, MOSFET은 반도체를 깎아 쓰고 TFT는 올려 씁니다.

올려 쓴다는 점이 동작 방식까지 바꿉니다. 학술지 Scientific Reports에 실린 InGaZnO 박막 트랜지스터 연구(DOI 10.1038/srep22567)는 이렇게 기술합니다 — 실리콘 MOSFET은 반전 모드로 전도하는 반면, TFT는 채널 재료와 무관하게 캐리어 축적 모드로 동작한다는 것입니다. Scientific Reports 논문은 축적 모드 소자에서는 유도된 캐리어의 극성이 뒤집히지 않는다고 덧붙입니다.

앞에서 본 세 상태 가운데 어디를 쓰느냐가 다른 것입니다.

  • MOSFET — p형 바디 위에 전자 층을 반전으로 만들어 씁니다. 채널의 캐리어는 바디 입장에서 소수 캐리어입니다. FET 문서도 반전층이 소수 캐리어의 흐름을 가둔다고 적습니다.
  • TFT — 올려 놓은 반도체 박막에 같은 종류의 캐리어를 축적시켜 씁니다. 극성이 뒤집히지 않으므로 캐리어의 종류가 바뀌지 않습니다.

무엇을 올리느냐는 열려 있습니다. TFT 문서는 비정질 실리콘과 다결정 실리콘이 쓰여 왔고 인듐 갈륨 아연 산화물(IGZO) 같은 금속 산화물, 유기 반도체, 탄소 나노튜브도 쓰인다고 열거합니다. 앞 편에서 본 화소 하나의 스위치가 이 소자입니다.

게이트 전압에 따른 축적·공핍·반전 세 상태와, 반전으로 여는 MOSFET과 축적으로 여는 TFT의 대비

정리

  • FET의 게이트는 채널에 닿아 있지 않습니다. 사이에 절연막이 있고, 건너가는 것은 전하가 아니라 전기장입니다. 이름이 「전계효과」인 이유입니다.
  • 그래서 게이트로는 직류가 흐르지 않습니다. 입력 임피던스가 매우 크고, 켜 두는 데 드는 정상 전류가 없습니다. 전류로 제어하던 BJT와 갈리는 지점입니다.
  • 게이트·산화막·반도체의 MOS 구조는 전극 하나가 반도체로 바뀐 평면 커패시터입니다. C = εA/d가 그대로 적용되고, 단위 면적당 용량은 cox = εox/xox입니다. 두께가 분모라서 절연막을 얇게 만드는 일이 곧 소자를 세게 만드는 일입니다.
  • 게이트 전압은 계면을 축적 · 공핍 · 반전 세 상태로 몰아갑니다. 채널이 생기기 시작하는 전압이 문턱전압입니다.
  • MOSFET은 웨이퍼를 깎아 반전으로, TFT는 유리 위에 반도체를 올려 축적으로 채널을 엽니다. 같은 원리를 다른 자리에서 쓰는 두 소자입니다.

여기까지로 소자를 여는 방법을 보았습니다. 다음 편에서는 열린 뒤의 이야기로 넘어갑니다 — 게이트 전압을 조금씩 올렸을 때 드레인 전류가 어떤 곡선을 그리는지, 그 곡선의 어느 구간을 스위치로 쓰고 어느 구간을 증폭에 쓰는지를 봅니다.

참고 자료

댓글 0개

아직 댓글이 없습니다. 처음으로 의견을 남겨 주세요.

댓글 작성은 회원만 가능합니다. 로그인