반도체에서 트랜지스터까지 #07 — 동작 영역: 차단·선형·포화와 NMOS·PMOS

지난 편에서 전계효과 트랜지스터의 구조를 세웠습니다. 게이트는 절연막 위에 놓여 채널에 닿지 않고, 그런데도 게이트에 전압을 걸면 절연막 아래 표면이 뒤집혀 소스와 드레인을 잇는 채널이 생깁니다. 그 채널이 생기기 시작하는 게이트 전압에 문턱전압이라는 이름을 붙였습니다.

거기까지가 게이트가 하는 일입니다. 이 편은 나머지 절반을 봅니다. 채널을 만들어 둔 다음 드레인 전압을 올리면 전류가 어떻게 변하는가 — 그리고 왜 어느 지점부터는 더 올려도 늘지 않는가입니다.

답을 먼저 말하면 세 토막입니다. 채널이 없으면 흐르지 않습니다. 채널이 있으면 올린 만큼 늡니다. 그런데 어느 선을 넘으면 더 올려도 그대로입니다. 이 세 구간에는 각각 이름과 조건식이 붙어 있습니다.

본문의 조건 값은 계산 과정을 보이기 위한 예시이며 특정 회사의 사양이 아닙니다. 인용한 수치는 모두 공개 문헌에서 확인한 값이고 출처를 글 끝에 남깁니다.

세 영역은 두 개의 부등식이 가른다

전압은 두 개를 다룹니다. 게이트와 소스 사이의 전압 V_GS, 그리고 드레인과 소스 사이의 전압 V_DS입니다. 세 영역은 이 둘을 각각 한 번씩 비교하는 것으로 전부 갈립니다. 아래는 전자가 흐르는 NMOS 기준입니다.

위키백과 「MOSFET」 문서는 세 영역의 조건을 이렇게 적습니다.

• 차단(cut-off) — V_GS < V_th. 채널이 만들어지지 않았습니다. 「MOSFET」 문서는 이때 "트랜지스터가 꺼져 있고 드레인과 소스 사이에 전도가 없다"고 기술합니다.
• 선형·삼극관(triode / linear) — V_GS > V_th 이고 V_DS < (V_GS − V_th). 채널이 소스에서 드레인까지 이어져 있습니다. 「MOSFET」 문서는 이 구간의 소자를 게이트 전압으로 값이 정해지는 저항으로 기술합니다.
• 포화(saturation) — V_GS > V_th 이고 V_DS ≥ (V_GS − V_th).

두 부등식 모두에 V_GS − V_th 라는 덩어리가 들어 있습니다. 게이트 전압이 문턱을 얼마나 넘어섰는가를 재는 양입니다. 「MOSFET」 문서는 이 덩어리에 과구동 전압(overdrive voltage) V_ov 라는 이름을 붙입니다. 앞으로 이 글에서 경계를 말할 때는 언제나 이 값이 기준이 됩니다.

선형 구간 — 저항처럼 행동한다

위키백과 「Field-effect transistor」 문서는 이 구간을 이렇게 설명합니다. 드레인 전압이 게이트 전압보다 훨씬 작을 때는 게이트 전압을 바꾸면 채널의 저항이 바뀌고, 드레인 전류는 드레인 전압에 비례한다는 것입니다. 「Field-effect transistor」 문서는 이때 소자가 가변 저항처럼 동작한다고 적습니다.

「MOSFET」 문서가 싣는 이 구간의 전류식은 다음과 같습니다.

I_D = μ_n C_ox (W / L) [ (V_GS − V_th) V_DS − V_DS² / 2 ]

기호를 하나씩 풀면 이렇습니다.

• μ_n — 캐리어의 유효 이동도입니다. 같은 전기장에서 캐리어가 얼마나 빨리 끌려가는지를 나타냅니다.
• C_ox — 게이트 절연막의 단위 면적당 용량입니다. 같은 게이트 전압으로 채널에 얼마나 많은 전하를 불러 모을 수 있는지를 정합니다.
• W — 게이트의 폭. 전류가 지나가는 길의 너비입니다.
• L — 게이트의 길이. 소스에서 드레인까지 가야 할 거리입니다.

앞 편에서 본 대로 게이트 절연막은 그 자체가 커패시터입니다. 위키백과 「Capacitor」 문서의 평행판 용량 C = ε A / d 를 면적으로 나누면 단위 면적당 값이 나오므로, C_ox 는 절연막의 유전율을 두께로 나눈 값이 됩니다. 절연막이 얇을수록 C_ox 가 커지고 같은 전압으로 더 많은 전류가 흐릅니다.

이름은 선형인데 완전히 직선은 아니다

식을 보면 대괄호 안에 V_DS 항 하나와 V_DS² 항 하나가 있습니다. 뒤엣것이 빼기이므로 드레인 전압을 올릴수록 기울기가 조금씩 눕습니다. 숫자로 확인해 보겠습니다.

이 글은 V_th = 0.7 V 인 NMOS 에 V_GS = 2.0 V 를 걸었다고 가정하고 계산합니다. μ_n C_ox (W / L) 을 하나로 묶어 k 라 부르고, 뒤에 나올 채널 길이 변조 계수 λ 는 0 으로 둡니다. 과구동 전압은 V_ov = 2.0 − 0.7 = 1.3 V 입니다.

• V_DS = 0.1 V → I_D = k [ 1.3 × 0.1 − 0.1² / 2 ] = k [ 0.13 − 0.005 ] = 0.125 k
• V_DS = 0.2 V → I_D = k [ 0.26 − 0.02 ] = 0.240 k
• V_DS = 0.4 V → I_D = k [ 0.52 − 0.08 ] = 0.440 k
• V_DS = 1.3 V → I_D = k [ 1.69 − 0.845 ] = 0.845 k

0.1 V 에서 0.2 V 로 두 배 올렸더니 전류는 1.92 배가 되었습니다. 0.2 V 에서 0.4 V 로 다시 두 배 올렸더니 이번에는 1.83 배입니다. 두 배를 넣었는데 두 배가 안 나옵니다. 그리고 그 손실이 점점 커집니다.

이것이 같은 구간에 선형과 삼극관이라는 두 이름이 붙는 이유입니다. 드레인 전압이 아주 작을 때는 V_DS² 항이 무시할 만해서 거의 직선이고, 이 부분을 선형이라 부릅니다. 드레인 전압을 더 올리면 그 항이 자라 곡선이 눕고, 이 부분을 삼극관이라 부릅니다. 부등식은 같습니다. 곡선의 앞머리와 뒷머리를 구분해 부르는 것뿐입니다.

왜 눕는지는 채널의 모양을 보면 보입니다. 드레인 전압이 커질수록 드레인 쪽 채널이 얇아지기 때문입니다. 위키백과 「Threshold voltage」 문서는 드레인 전압이 양일 때 채널이 가늘어진다고 적고, 그 이유를 저항성 채널에서 떨어지는 전압이 절연막에 걸리는 전기장을 줄이기 때문이라고 설명합니다. 길이 좁아지는데 저항이 늘지 않을 수는 없습니다.

포화 구간 — 채널이 끊기는데 전류는 흐른다

드레인 전압을 계속 올리면 얇아지던 드레인 쪽 채널이 결국 없어집니다. 「Field-effect transistor」 문서는 이 상태를 반전 영역의 모양이 드레인 끝에서 핀치오프(pinch-off, 조여 끊김) 된다고 기술합니다.

끊기는 자리는 계산으로 나온다

채널이 있고 없고를 정하는 것은 게이트와 그 지점 사이의 전압입니다. 소스 쪽 지점에서는 그 값이 V_GS 입니다. 드레인 쪽 끝에서는 그 사이에 이미 V_DS 만큼 떨어졌으니 남는 것은 V_GS − V_DS 입니다. 이것을 게이트–드레인 전압 V_GD 라 부릅니다.

채널은 이 값이 문턱을 넘는 곳에만 있습니다. 그러니 드레인 끝의 채널이 막 사라지는 순간의 조건은 V_GD = V_th 입니다. 두 식을 붙이면

V_GS − V_DS = V_th → V_DS = V_GS − V_th

앞에서 영역을 가르던 그 경계가 그대로 나옵니다. 영역을 나누는 부등식은 외울 규칙이 아니라 채널이 언제 끊기는가를 적은 것입니다. 위에서 가정한 값으로는 V_DS = 1.3 V 가 그 자리입니다.

끊겼는데 왜 전류가 남는가

여기서 자연스러운 의문이 생깁니다. 길이 끊겼으면 전류도 끊겨야 하지 않은가입니다. 그렇지 않습니다.

「Field-effect transistor」 문서는 이 점을 분명히 합니다. 포화 구간에서 게이트가 만든 전도 채널이 소스와 드레인을 더는 잇지 않아도 캐리어의 이동이 막히는 것은 아니라는 것입니다. 채널을 이루던 전자는 드레인 전압에 끌리면 공핍 영역을 지나 채널 밖으로 나갈 수 있습니다. 앞 편들에서 본 그 공핍 영역입니다 — 옮겨 다닐 캐리어가 없을 뿐, 전기장이 실어 나르는 것까지 막지는 못합니다.

「MOSFET」 문서도 같은 말을 다른 각도에서 합니다. 채널이 소자 전 구간에 걸쳐 있지 않더라도 드레인과 채널 사이의 전기장이 매우 높아 전도가 계속된다는 것입니다.

그러면 왜 전류가 늘지 않는가. 「Field-effect transistor」 문서가 그 이유를 적습니다. 드레인 전압을 올리면 드레인에서 핀치오프 지점까지의 거리가 늘어나고, 그만큼 공핍 영역의 저항이 올라갑니다. 전압이 오른 만큼 저항도 함께 오르니 전류는 거의 그대로 남습니다. 이 비례 관계 때문에 포화 구간의 소자는 저항이 아니라 전류원처럼 동작하며, 그 전류의 크기는 게이트 전압이 정합니다.

포화 구간의 전류식

「MOSFET」 문서가 싣는 이 구간의 식은 다음과 같습니다.

I_D = (μ_n C_ox / 2) (W / L) [ V_GS − V_th ]² [ 1 + λ V_DS ]

앞의 식과 비교하면 대괄호 안에 V_DS 가 사라졌습니다. 남은 것은 뒤의 [ 1 + λ V_DS ] 하나뿐이고, 「MOSFET」 문서는 λ 를 채널 길이 변조 계수라 부르며 이 항이 바로 드레인 전압에 따라 핀치오프 지점이 옮겨 가는 몫을 담는다고 설명합니다. λ 가 작으면 곡선은 거의 수평이 됩니다.

두 식이 경계에서 어긋나지 않는지 확인해 보겠습니다. 앞의 가정 그대로 V_ov = 1.3 V, λ = 0 입니다.

• 선형식에 V_DS = 1.3 V 를 넣으면 → k [ 1.69 − 0.845 ] = 0.845 k
• 포화식에 넣으면 → (k / 2) × 1.3² = (k / 2) × 1.69 = 0.845 k

같은 값입니다. 서로 다른 두 식이지만 경계에서 정확히 만납니다. 곡선이 꺾이는 것이 아니라 같은 곡선의 꼭짓점에서 성격이 바뀌는 것입니다.

덧붙이면 차단 구간의 전류도 엄밀히 0 은 아닙니다. 「MOSFET」 문서는 문턱 아래의 전류를 I_D ≈ I_D0 e^{(V_GS − V_th) / nV_T} 로 적습니다. 지난 편의 다이오드 식과 같은 모양이고 V_T 도 같은 열전압 — 위키백과 「Boltzmann constant」 문서가 300 K 에서 약 25.85 mV 로 적는 그 값 — 입니다. 스위치를 껐다고 믿는 동안에도 아주 작은 전류가 지수 함수를 타고 새고 있습니다.

NMOS 와 PMOS — 부호를 뒤집는다

여기까지는 전자가 흐르는 NMOS 였습니다. 정공이 흐르는 PMOS 는 같은 이야기를 부호만 뒤집어 반복합니다.

「MOSFET」 문서는 둘의 구조를 이렇게 구분합니다. n 채널 소자는 소스와 드레인이 n⁺ 이고 몸통이 p 형이며, p 채널 소자는 소스와 드레인이 p⁺ 이고 몸통이 n 형입니다. 채널을 건너는 캐리어는 n 채널은 전자, p 채널은 정공입니다.

전압의 방향도 뒤집힙니다. 「MOSFET」 문서는 게이트–소스 전압을 음으로 걸면 n 영역 표면에 p 채널이 생기며, 이는 n 채널의 경우와 같은 이야기를 전하와 전압의 극성만 반대로 한 것이라고 적습니다. 그리고 게이트 전압이 문턱보다 덜 음이면 채널이 사라지고 아주 작은 문턱 아래 전류만 남는다고 기술합니다.

그러므로 앞에서 세운 부등식들은 PMOS 에서 방향이 전부 반대가 됩니다. 켜는 조건은 V_GS < V_th 이고(V_th 자체가 음수입니다), 포화에 드는 조건은 V_DS ≤ V_GS − V_th 입니다. 크기로만 보면 NMOS 와 똑같습니다. 부호를 붙였느냐 떼었느냐의 차이입니다.

같은 크기라면 PMOS 가 전류를 덜 낸다

다만 대칭이 완전하지 않은 데가 한 군데 있습니다. 이동도입니다.

이 시리즈의 첫 편에서 본 값을 다시 꺼내겠습니다. 위키백과 「Electron mobility」 문서의 표는 결정 실리콘의 이동도를 이렇게 적습니다.

• 전자 1,400 cm²/(V·s)
• 정공 450 cm²/(V·s)

전류식의 맨 앞에 있던 μ 가 바로 이 값입니다. 다른 조건 — W, L, C_ox, 과구동 전압 — 을 모두 같게 두면 전류의 비는 이동도의 비 그대로입니다.

450 ÷ 1,400 ≈ 0.32

같은 크기로 만든 PMOS 는 NMOS 의 약 3 분의 1 밖에 전류를 내지 못합니다. 반대로 같은 전류를 내게 하려면 폭 W 를 1,400 ÷ 450 ≈ 3.1 배로 넓혀야 합니다.

「MOSFET」 문서는 두 소자를 나란히 쓰는 스위치를 설명하며 pMOS 를 nMOS 보다 두세 배 넓게 만든다고 적습니다. 그래야 양쪽 방향의 속도가 맞는다는 것입니다. 이동도 비에서 나온 3.1 배와 같은 범위의 숫자입니다.

「MOSFET」 문서는 그 이유도 한 문장으로 정리합니다. 전류를 내는 능력이 같아야 한다면 n 채널 소자를 p 채널 소자보다 작게 만들 수 있는데, p 채널의 캐리어인 정공이 n 채널의 캐리어인 전자보다 이동도가 낮기 때문이라는 것입니다.

정리하면 PMOS 는 NMOS 를 거울에 비춘 소자이되, 거울이 완전히 평평하지는 않습니다. 물리는 대칭인데 재료가 대칭이 아니기 때문입니다. 다음 편들에서 회로를 다룰 때 두 소자의 크기가 다른 그림을 보게 되면, 그것은 설계자의 취향이 아니라 이 표의 두 숫자가 시킨 일입니다.

정리

• 영역은 두 번의 비교로 갈립니다. V_GS 와 V_th 를 비교해 채널이 있는지 보고, V_DS 와 V_GS − V_th 를 비교해 그 채널이 끝까지 이어져 있는지 봅니다.
• 선형·삼극관 구간에서 소자는 게이트 전압으로 값이 정해지는 저항입니다. 식에 V_DS² 항이 있어 이름과 달리 완전한 직선은 아닙니다 — 두 배를 넣으면 1.9 배, 다시 두 배를 넣으면 1.8 배가 나옵니다.
• 경계 V_DS = V_GS − V_th 는 외울 규칙이 아니라 V_GD = V_th 를 옮겨 쓴 것입니다. 드레인 끝의 채널이 사라지는 자리입니다.
• 채널이 끊겨도 전류는 끊기지 않습니다. 캐리어는 공핍 영역을 전기장에 실려 건넙니다. 드레인 전압을 올리면 그 구간의 저항도 함께 올라 전류가 거의 일정하게 남습니다.
• PMOS 는 부호를 뒤집은 NMOS 입니다. 다만 정공의 이동도가 450 대 1,400 으로 낮아, 같은 크기라면 전류가 약 3 분의 1 입니다.

여기까지가 트랜지스터 한 개가 이상적으로 행동할 때의 이야기입니다. 다음 편은 이 이상이 깨지는 지점을 봅니다 — 소자를 작게 만들어 채널이 짧아지면 위의 식들이 어디서부터 맞지 않게 되는가입니다.

참고 자료

• MOSFET — Wikipedia : 세 동작 영역의 조건식(차단 V_GS < V_th, 삼극관 V_GS > V_th 이고 V_DS < V_GS − V_th, 포화 V_DS ≥ V_GS − V_th), 두 구간의 전류식과 μ_n·C_ox·W·L·λ 의 정의, 과구동 전압, 문턱 아래 지수 전류식, 핀치오프에도 전기장이 높아 전도가 계속된다는 서술, n/p 채널의 소스·드레인·몸통 구성과 극성 반전, pMOS 를 nMOS 보다 두세 배 넓게 만든다는 서술, 정공의 이동도가 낮아 같은 구동력이면 n 채널을 더 작게 만들 수 있다는 서술
• Field-effect transistor — Wikipedia : 드레인 전압이 작을 때 가변 저항처럼 동작한다는 서술, 반전 영역이 드레인 끝에서 핀치오프 된다는 서술, 포화에서도 캐리어가 공핍 영역을 지나 이동하며 드레인 전압이 오르면 핀치오프 지점까지의 거리와 저항이 함께 올라 전류가 일정하게 유지된다는 설명, 포화 구간의 소자가 전류원처럼 동작한다는 서술
• Threshold voltage — Wikipedia : 문턱전압의 정의(소스와 드레인을 잇는 전도 경로를 만드는 최소 게이트–소스 전압), 드레인 전압이 양일 때 채널이 가늘어진다는 서술
• Electron mobility — Wikipedia : 결정 실리콘의 이동도 — 전자 1,400 cm²/(V·s), 정공 450 cm²/(V·s)
• Capacitor — Wikipedia : 평행판 커패시터 C = ε A / d
• Boltzmann constant — Wikipedia : 열전압 V_T = kT / q, 300 K 에서 약 25.85 mV
• ※ 위 목록 가운데 Wikipedia 문서에서 인용한 부분은 CC BY-SA 4.0 라이선스를 따릅니다.