登录注册

博客 · 从半导体到晶体管

从半导体到晶体管 #08 — 沟道一短，会发生什么

2026年9月21日·浏览 3·评论 0

系列从半导体到晶体管·8 / 9篇

上一篇里我们立起了一个电流式。它说的是：栅极电压越过阈值就会生成沟道，把漏极电压升上去电流就会增加，而过了夹断点之后就变平。

那个式子底下悄悄垫着一个前提：沟道足够长。长与短要有一把尺才谈得上，而那把尺就是源极与漏极周围生成的耗尽层厚度。

维基百科《Short-channel effect》条目把短沟道效应定义为在沟道长度已可与源漏结的耗尽层厚度相比拟的 MOSFET 中出现的现象。本篇就从那一点出发，追一追上一篇的式子是从哪里开始对不上的。

正文中的条件数值是为了展示计算过程的示例，并非某家公司的规格。文中引用的数值都在公开文献中核对过，出处列在文末。

沟道长度到底是什么的长度

被叫作「沟道长度」的值其实有三个：写在设计图上的画出的长度，经过曝光与刻蚀之后留下的做出来的长度，以及电流实际感受到的有效沟道长度。

第三个最短。因为源极与漏极的杂质会向两侧扩散，从两头把沟道啃掉一截。美国专利 US6275972B1（MOSFET 沟道长度提取法）把这个关系写作 Leff = Ldraw − ΔL。

ΔL 不是用眼睛挑得出来的值，而是用电来量。按 US6275972B1 说明书所述，总电阻是沟道电阻与源漏所附带的串联电阻之和，前者与长度成正比，后者与长度无关。于是把画出的长度改成好几种做出一批器件，测出它们的总电阻，对画出的长度画一条直线；再改变栅极电压画上好几条，这些直线会交于一点。在那个交点上沟道电阻等于消失了，所以交点把 ΔL 与串联电阻一并告诉了我们。

设计的长度·做出来的长度·有效沟道长度之间的差别，以及用总电阻各直线的交点提取 ΔL 的方法

饱和曲线并不平——沟道长度调制

上一篇说过，饱和区的电流与漏极电压无关。实际的曲线越往右走会越往上抬一点。

维基百科《Channel length modulation》条目写出了理由。夹断之后，沟道末端与漏极之间会出现一段未反型的区间，而漏极电压一升，它的支配力就更往源极那一侧伸，这一段随之变宽，沟道也就变短。条目还补充道，由于电阻与长度成正比，沟道变短电阻就减小，因此即便在饱和区，电流也会随漏极电压一同增加。

增加多少，用上一篇的式子马上就能算出来。电流与 W/L 成正比，长度在分母上。本文假定在有效长度 1 μm 的器件上夹断点移动了 0.05 μm 来进行计算。剩下的沟道是 0.95 μm，电流变为 1/0.95 = 约 1.053 倍，增加了 5 % 出头。

在电路一侧，这个斜率被以 (1 + λVDS) 项的形式附在电流式上。《Channel length modulation》条目把 λ 取为与沟道长度成反比的值，举出 65 nm 工艺的拟合常数 VE 为约 4 V/μm，并写道若 λ 为 0，输出电阻就是无穷大。完全平坦的饱和曲线意味着一个输出电阻无穷大的器件，而这样的器件是不存在的。

《Channel length modulation》条目写道，这个效应在源漏间距越短、漏极结越深、氧化膜越厚时越明显。这三项都是栅极对沟道抓得更松的条件。

衬底电位把阈值顶上去——衬底效应

上一篇的式子把源极与衬底（体）放在了同一电位上。维基百科《Body effect》条目写道，在实际的集成电路中源极电压往往是动态变化的，而衬底则多半被绑在整体的基准电位上。两者一拉开，阈值电压就会动。

机制在于耗尽层。源体结被推向更深的反向偏置时，栅极氧化膜下的耗尽层会变宽，裸露出来的杂质离子随之增多。栅极要去平衡的电荷变多了，要造出反型层就需要更大的电压。阈值升上去了。

Vth = Vth0 + γ ( √(2|φF| + VSB) − √(2|φF|) ),   γ = √(2 εSi q NA) / Cox

本文假定衬底掺杂 1×1017 cm−3、氧化膜厚度 10 nm、温度 300 K、源体电压 1 V 来进行计算。所用的常数为热电压 25.85 mV、硅的本征载流子浓度 9.65×109 cm−3、相对介电常数 11.68（硅）与 3.9（二氧化硅）、真空介电常数 8.854×10−12 F/m，全都是公开文献中的值。

  • φF = 0.02585 × ln(1×1017 ÷ 9.65×109) = 0.418 V → 2φF = 0.835 V
  • Cox = 3.9 × 8.854×10−12 ÷ 10 nm = 3.45×10−3 F/m2
  • γ = √(2 × 1.034×10−10 × 1.602×10−19 × 1×1023) ÷ 3.45×10−3 = 0.527
  • ΔVth = 0.527 × (√1.835 − √0.835) = 约 0.23 V

衬底不过错开了 1 V，阈值就升了 0.23 V。由于 γ 的分母是 Cox，所以氧化膜越薄，γ 就越小。《Body effect》条目说明道，薄氧化膜增强了栅极的支配力，把沟道从衬底的波动中遮蔽起来。栅极一强，别的端子说的话就不那么管用了。

沟道一短，阈值就往下掉

衬底效应与沟道长度无关。接下来是长度本身在挪动阈值的故事。前面见过的《Short-channel effect》条目，把长沟道的阈值电压写作仅由氧化膜厚度与衬底掺杂浓度决定的函数；沟道一短，沟道长度与源漏结深就作为变量挤了进来。

理由是电荷分担（charge sharing）。栅极底下的耗尽电荷总得有人来托着。长沟道里由栅极托住大部分，源极与漏极离得远，只分担一小份。沟道一短，源极与漏极就担起了更大的一份。

这样一来栅极要补的那一份就减少了，达到阈值条件所需的栅极电压也就变小。阈值电压正是达到那个条件的栅极电压，所以阈值电压降了下来。这就是阈值电压漂移（Vth roll-off）。《Short-channel effect》条目把它称作静电完整性——栅极对沟道电位抓得有多实效——的下降。

载流子那一侧也会破——迁移率与速度

到此为止讲的是电荷与电位。电流式里还装着载流子动得好不好，而这一侧同样不是常数。

迁移率退化

沟道是紧贴在绝缘膜正下方界面上的一层薄薄的反型层，载流子实际上是在一个平面上运动。维基百科《Electron mobility》条目把限制这些准二维电子迁移率的界面粗糙度散射单列出来，并依据高分辨透射电子显微镜的观察写道，界面在原子尺度上并不平整，其位置会上下起伏一到两个原子层。这些凹凸摇动了界面上的能级，从而引起散射。美国专利 US6548335B1 也把硅与氧化膜之间界面的粗糙度指为散射的主要原因。

栅极在纵向上的电场，是把反型层拉向界面才造出来的。栅极电压越高，载流子就越贴近界面，也就越频繁地遭遇那些凹凸。维基百科《MOSFET》条目这样写出结果——器件变小之后沟道内的电场变强、掺杂浓度上升，而这两个变化都会降低载流子迁移率，进而降低跨导。

速度饱和

迁移率是「速度随电场成比例增加」里的那个比例常数，可这个比例并不会一直维持下去。维基百科《Saturation velocity》条目写道，从某个高电场起载流子就不再变快。因为与晶格的相互作用增多，载流子放出声子、能量更大时甚至放出光子，从而损失能量。《Saturation velocity》条目所载的值是：硅约 1×107 cm/s、砷化镓 1.2×107 cm/s、6H 碳化硅约 2×107 cm/s，而开始饱和的电场大致是 10~100 kV/cm。

电场是电压除以距离。把 1 V 加在 1 μm 上就是 10 kV/cm，加在 0.2 μm 上就是 50 kV/cm。把沟道做短这件事就等于把电场做强，所以短沟道在低得多的电压下就进入了这个区域。其结果改变了式子的形状。《MOSFET》条目写道，速度饱和占主导时，饱和漏极电流与其说是 VGS 的平方，不如说更接近一次。上一篇式子里的那个平方消失了。

上一篇的电流式破掉的两处——分母上的沟道长度随漏极电压而变短，以及因速度饱和而使平方接近一次

漏极来开门——DIBL 与穿通

DIBL（Drain-Induced Barrier Lowering，漏致势垒降低）是漏极电压升高时阈值电压随之下降的现象。

维基百科《Drain-induced barrier lowering》条目写道，在长沟道里，沟道生成处的那个瓶颈离漏极足够远，被衬底与栅极在静电上与漏极隔开了，所以阈值电压与漏极电压无关。而在短沟道里，漏极近到足以像栅极那样去触碰沟道，于是高漏极电压可以把瓶颈打开，提前把晶体管打开。

机制与上一节相同。按《Drain-induced barrier lowering》条目所举的姚（Yau）电荷分担模型，漏极电压一升，漏体结的耗尽区就伸到栅极底下，于是漏极多担起了平衡耗尽电荷的负担，栅极的那一份则减少。这样一来栅极上的电荷为了维持平衡就会把更多载流子拉进沟道，这与把阈值电压降下来是一回事。

它与上一节的阈值电压漂移同根同源。《Short-channel effect》条目以改变哪个变量来区分二者——固定漏极电压、缩短沟道长度时看到的是阈值电压漂移；固定长度、升高漏极电压时看到的是 DIBL。

它的发展是有顺序的。《DIBL》条目写道，随着沟道变短，在阈值以下区域里起初是电流曲线整条向旁边平移；再短一些则是曲线本身的斜率变差，同样的电流变化要花更大的栅极电压；短到极端时，栅极干脆关不掉这个器件。这已经超出了阈值走偏的程度，而是关断能力本身塌掉了。

再往前推，就换了个名字。美国专利 US5444008A 写道，耗尽层一旦碰上，电力线就会横穿衬底从漏极直奔源极，这种状态称为穿通。那时流过的电流不受栅极控制。DIBL 是栅极所握的份额在减少，穿通则是那一份实际上消失了。前者是阈值走偏了的晶体管，后者已经不再是晶体管。

在长沟道与短沟道里，栅极底下的耗尽电荷由谁来托着——从电荷分担一路通向阈值电压漂移·DIBL·穿通的顺序

漏极附近的强电场——碰撞电离与热载流子

最后是载流子在电场变强的地方所干的事。维基百科《Impact ionization》条目把碰撞电离定义为一个带有能量的载流子在造出其他载流子的同时损失能量的过程。动能足够的电子或空穴把束缚在价带里的电子撞出来送上导带，于是生成了电子–空穴对。

《Impact ionization》条目把条件写得很清楚：需要足够大的电场，而这要求的是大电压，并不一定要求大电流。若发生在电场很高的区域，就可能通向雪崩击穿。漏极附近正是这样的条件——沟道越短，同样的电压就落在越窄的一段上。

在这里生成的高能载流子被称作热载流子。维基百科《Hot carrier injection》条目咬定「热」指的不是器件的实际温度，而是对载流子密度建模时所用的有效温度。器件是凉的，热载流子却存在。条目写道，要进入二氧化硅的导带，电子需要约 3.2 eV、空穴需要 4.6 eV 的动能。

条目写道，被加速的载流子损失能量的路有两条。

  • 与衬底的原子相撞，留下一个冷下来的载流子和一对电子–空穴——就是前面看过的碰撞电离。
  • 把界面上的 Si–H 键打断——生成一个界面态，同时一个氢原子被释放到衬底里。

第二条所留下的界面态才是问题。《Hot-carrier injection》条目写道，界面态一旦生成，阈值电压就会改变，阈值以下的斜率也会变差，其结果是电流减小、集成电路的工作频率下降。本篇到此为止——为什么会发生。这些东西积累起来决定器件寿命的故事，将在《TFT 特性异常与可靠性》系列里另行处理。

小结

  • 沟道长度有三个——画出的长度、做出来的长度，以及电流所感受到的有效长度。文献写作 Leff = Ldraw − ΔL，而 ΔL 要从各条电阻直线的交点里提取。
  • 沟道长度调制——即便在饱和区，漏极电压一升沟道就变短，电阻减小，电流增加。1 μm 里移动 0.05 μm，约为 5 %。
  • 衬底效应——衬底与源极一旦错开，耗尽层变宽，阈值就升上去。按前面的假定，错开 1 V 是约 0.23 V。
  • 阈值电压漂移·DIBL·穿通——源极与漏极分担托起耗尽电荷，阈值随之下降。缩短长度看到的是漂移，升高漏极电压看到的是 DIBL，一路走到底就是栅极不再控制的穿通。
  • 迁移率退化与速度饱和——载流子撞在界面的凹凸上而变慢，在硅里则停在约 1×107 cm/s。于是饱和电流不再是 VGS 的平方，而是更接近一次。

名字虽多，说的却是同一件事。上一篇的式子立在栅极独自控制沟道这个前提上。沟道一短，漏极、衬底、界面，以及载流子自身的速度极限，就会一个接一个地挤进来。所谓短沟道效应，就是给栅极的独家支配崩塌这一过程所起的好几个名字。

即便如此，晶体管照样能当开关。下一篇里我们把开关面对面立起来，造出反相器·NAND·NOR，也就是逻辑。

参考资料

0 条评论

还没有评论。来发表第一条吧。

仅会员可发表评论。 登录