TFT 特性异常与可靠性 #02 — DIBL：漏极把阈值拉了下来

上一篇我们看了曲线走样的六种模样。其中一种是曲线整条左右平移。这一篇把造成那种平移的一个原因追到底。

出发点是一件有点奇怪的事实。阈值电压是由栅极决定的值。要打开沟道得在栅极上加多少——那个值就是阈值电压。可是栅极原封不动，只把漏极电压提上去，阈值电压就降下来了。

漏极是电流流出去的那一侧。开门关门是栅极的事。可漏极插手了栅极的事。这种事怎么会发生，就是这一篇的问题。

正文中的条件数值是为展示计算过程而设的示例，并非某家公司的规格。引用的数值都在公开文献中核对过，出处列在文末。

先从名字说起

这个现象有名字，叫DIBL（Drain-Induced Barrier Lowering，漏致势垒降低）。四个词本身就是一句话——由漏极引起的、势垒的、降低。

维基百科 《Drain-induced barrier lowering》 条目把它归类为短沟道效应之一，并写道这个词本来指的是漏极电压高时晶体管的阈值电压降低。

DIBL 条目也一并写了长沟道器件里为什么不会发生这件事。沟道长时，沟道形成的瓶颈离漏极接点足够远，衬底与栅极把那个位置从漏极那里电学地遮挡住了。所以阈值电压曾是与漏极电压无关的值。沟道变短，这层遮挡就塌了。漏极近到能影响沟道，而高漏极电压打开瓶颈，使晶体管比预定更早开启。

先看名字里的「势垒」是什么。理解了这个词，其余的就跟着来了。

势垒 —— 载流子要翻过的山坡

源与漏之间，载流子并不会自己来回流动。中间有一道要翻过的山坡。用电学的话说，就是源与沟道之间的电位势垒。

维基百科 《Short-channel effect》 条目正面处理了这道势垒。它写道，在平面型长沟道 n 型器件中，控制源与沟道之间势垒的是栅源电压 V_GS。接着是这样。

• 在 V_GS 低于阈值电压的截止状态下，这道势垒强烈抑制电子流入沟道。不过更小的亚阈值电流仍然可以流动。
• V_GS 升得足够高时，势垒降低，沟道的导带边缘靠近源的导带边缘。
• 当沟道的导带边缘降得足够低，反型电子浓度满足阈值条件时，那一刻的 V_GS 值就是阈值电压。

到这里，阈值电压的含义深了一层。维基百科 《Threshold voltage》 条目把阈值电压定义为在源与漏之间形成导电通路所需的最小栅源电压。换成势垒的说法，同样的意思就成了这样——使势垒降得足够低的栅极电压。

阈值电压不是刻在器件里的常数。有势垒高度这样一个实体，而把栅极将这个实体压下去的程度用电压记下来的，就是阈值电压。如果能用别的方法降低势垒，阈值电压也会跟着降下来。这句话是这一整篇的钥匙。

漏极对势垒动了手

现在栅极原封不动，只把漏极电压提上去。

同一篇维基百科 DIBL 条目用电荷中性来解释其原因。器件耗尽区里的电荷与沟道里的电荷加起来的量，由栅、源、漏三个电极上的电荷分担支撑。提高漏极电压，漏与衬底之间 pn 结的耗尽区随之变大，一直伸到栅极下面。漏极因此多担了一些支撑耗尽电荷的负担，栅极要担的负担就减少了。

负担减少了，可栅极上载的电荷没变。于是那些电荷为了取得平衡，把更多载流子拉进沟道。条目写道，这与降低了器件的阈值电压是同样的效果。

同一件事换成势垒的说法是这样——沟道对电子来说变成了更有吸引力的地方。也就是说，加在沟道中电子身上的电位能势垒降低了。「势垒降低」这个名字就是从这里来的。

距离决定一切

这件事并不是在哪里都会发生。维基百科《Short-channel effect》条目把界线写得很清楚。短沟道效应出现在沟道长度与源、漏结的耗尽层厚度相当的时候。

《Short-channel effect》条目用两个方向的作用来解释这个局面。

• 纵向——栅极从上面控制沟道。
• 横向——源与漏从两端影响沟道。

沟道长时，中间的位置离两端都远，横向的影响够不着。栅极一个人管着那个位置。沟道一短，中间的位置就不再从源、漏的影响中孤立出来，栅极既不能独立地、也不能均匀地控制沟道电位。条目给这种性质起名为静电完整性，并写道沟道越短它就越差。

同样的事情，维基百科 《MOSFET》 条目写得更短。由于短沟道效应，沟道的形成不是全由栅极完成的，漏极与源极也参与沟道形成。提高 V_DS，耗尽区变大，相当数量的电荷被 V_DS 耗尽，因此形成沟道所需的栅极电压降低。

在曲线上看起来是并排错开的两条线

现在回到测量画面。上一系列第二篇说过，转移曲线上总会一并注明漏极电压设在了哪里。原因就是这个。

维基百科 DIBL 条目分阶段写了沟道长度缩短时，DIBL 在亚阈值区里如何显现。

• 起初表现为随漏极电压变化，亚阈值电流对栅极电压的曲线整条平行移动。这一阶段可以用随漏极电压变化的简单阈值电压变化来建模。
• 再短一些，曲线的斜率本身就变小了。要得到同样的电流变化，需要更大的栅极电压变化。
• 短到极端时，栅极干脆无法把器件关断。这一阶段光靠调整阈值电压说明不了。

第一条就是上一篇的「左右平移」，第二条就是「斜率躺下」。意思是上一篇分开数的两种模样，可能出自同一个根。

所以把低漏极电压下测的转移曲线和高漏极电压下测的转移曲线画在一张图上，两条线就并排错开地摆着。高的那条在左边。意思是用更少的栅极电压也出了同样的电流，也就是阈值电压降了那么多。

同样的漏极电压影响在开启的一侧也会出现。DIBL 条目写道，它也影响有源区的电流对漏极电压曲线，使得漏极电压越高，电流越大，输出电阻越低。并且指出，在沟道长度调制对输出电阻的一般效应之上，还叠加着这一份。上一系列里输出曲线右侧不完全平坦的原因，原来不止一个。

怎么写成数字

光说「曲线移了」，没法把两个器件拿来比较。所以把移动的程度写成一个数字。

方法很简单。在两个漏极电压下各测一次阈值电压，把它们的差除以漏极电压的差。维基百科 DIBL 条目所载的式子是这样。

DIBL = − ( V_th^DD − V_th^low ) / ( V_DD − V_D^low )

各符号的含义，DIBL 条目也写了下来。

• V_th^DD——在高漏极电压（供电电压）下测得的阈值电压
• V_th^low——在很低的漏极电压下测得的阈值电压。条目举 0.05 V 或 0.1 V 作为那种低值的例子
• 最前面的负号——是为了让结果成为正数。因为高漏极那一侧的阈值电压总是比低漏极那一侧小

单位是 mV/V。读作「漏极电压升高 1 V 时阈值电压降低多少 mV」。

本文把低的一侧漏极电压设为 0.1 V，高的一侧设为 5.1 V，并把那时读到的阈值电压分别假定为 1.50 V 与 1.35 V 来计算。这四个值都是为展示式子怎么用而设的示例。

DIBL = − ( 1.35 − 1.50 ) / ( 5.1 − 0.1 ) = 0.15 / 5.0 = 0.03 V/V = 30 mV/V

这个式子有一个隐藏的前提，就是阈值电压是从哪里读的。正如上一系列里看到的，转移曲线上没有尖锐的拐点，阈值电压是要先立下定义才能定的值。维基百科《Threshold voltage》条目写道，数据手册在事先定好的可测电流值处规定阈值电压，并举 250 μA 与 1 mA 为例。只有两条曲线按同一个标准读出来的值，它们的差才成为漏极电压的那一份。

DIBL 条目还一并载有把这个数字与电路工作速度联系起来的关系式。

Δf / f = − 2 · DIBL / ( V_DD − V_th )

把上面假定的值代进去，V_DD 是 5.1 V，V_th 是 1.35 V，于是 −2 × 0.03 ÷ 3.75 = 约 −0.016，也就是 1.6 % 那么多的一份。这是一个说明曲线移动并不止于曲线之内的式子。

沟道长度决定的事

DIBL 逐个器件取值不同。是什么定了它的大小，前面的说明里已经有了——是距离。

维基百科 DIBL 条目写道，沟道长度越短，势垒降低越大。而且有意思的是，它补充说即便完全不加漏极偏压也是如此。源与漏各自与衬底构成 pn 结，而那种结即使不加反向电压也带着内建耗尽层。沟道一短，光是这层内建耗尽层就已经在电荷平衡里有分量地插手了。

这里出现了一个名字不同的孪生现象。维基百科《Short-channel effect》条目把两者这样分开。

• 阈值电压滚降——在漏源电压保持不变的情况下缩短沟道长度来观察。讲的是阈值电压如何依赖于沟道长度。
• DIBL——在沟道长度固定的情况下提高 V_DS 来观察。讲的是阈值电压如何依赖于漏极电压。

条目写道，两者出自静电完整性丧失这同一个根，只是改变的变量不同。这么说来，上一系列里看过的短沟道效应和这一篇的 DIBL，并不是两个各自独立的主题。

再推下去就是穿通

前面说过，漏极的耗尽区会伸到栅极下面。那么自然会生出一个问题——继续伸下去会怎样。

源那一侧也有耗尽区。两边朝着对方长，会有碰上的那一点。给那个状态起的名字是穿通（punch-through）。

Google Patents 上公开的专利 US8476684B2 这样定义这个状态：当漏极周围耗尽区的宽度（向源伸出的那一段）与源周围耗尽区的宽度（向漏伸出的那一段）之和等于源漏间距，使得从源到漏连成一片连续的耗尽区时，就发生穿通。

另一件公开专利 US5973363A 写了那时电场在哪里。横向电场的等值线不在栅极沟道区域内终止，而是伸到源与漏之间。而且这件事主要发生在离栅极电压所施加的电场控制更远的体区。

DIBL 与穿通不是彼此不同的事件，而是程度之差。漏极的影响触到源侧的势垒并把它稍微压低，看起来就是阈值电压降了；那影响一直长到头、两个耗尽区连成一片，栅极就没有可管的东西了。前面看过的 DIBL 条目的最后一个阶段——在极短的长度下栅极干脆无法把器件关断这一表述，指的就是同一处。

用结构把这个距离拉开的例子，文献里也留着。维基百科《MOSFET》条目把鳍式场效应晶体管（FinFET） 介绍为为缓解短沟道影响、减小 DIBL 而引入的多种几何结构之一。在平面上失去的控制力，是靠把沟道立起来、用栅极围住它的方式找回来的。

小结

• 源与沟道之间有一道载流子要翻过的电位势垒，它的高度由栅极决定。阈值电压就是使势垒降得足够低的栅极电压。
• 提高漏极电压，漏极的耗尽区会伸到栅极下面，分担耗尽电荷的负担。栅极的负担减少了多少，就用更少的栅极电压触到阈值条件——这就是阈值电压降低了。
• 在曲线上看起来是低 V_DS 曲线与高 V_DS 曲线并排错开的样子。再短一些连斜率也躺下去，到极端处栅极关不断。
• 写成数字，就是把两个阈值电压之差除以两个漏极电压之差，以 mV/V 记。之所以要翻符号，是因为高漏极那一侧的值总是更小。
• 它随沟道变短而变大，即使漏极偏压为 0，光靠内建耗尽层也会出现。长到头、两个耗尽区连成一片就是穿通，两者是程度之差。

这一篇看的是漏极把阈值拉下来的路径。下一篇在同样的漏极位置上，转到栅极反过来制造关断一侧的泄漏的路径——GIDL。

参考资料

• Drain-induced barrier lowering — Wikipedia ：DIBL 的定义与短沟道效应的分类，关于长沟道中瓶颈被从漏极电学遮挡的表述，电荷中性（Yau 电荷分担）的说明，亚阈值区里由平行移动·斜率减小·截止失败依次推进的阶段，有源区输出电阻的下降，提取式 DIBL = −(V_th^DD − V_th^low)/(V_DD − V_D^low) 与单位 mV/V，低漏极电压的例子 0.05 V·0.1 V，频率关系式 Δf/f = −2·DIBL/(V_DD − V_th)，以及沟道长度缩短时即便漏极偏压为 0 势垒降低也会变大的表述
• Short-channel effect — Wikipedia ：短沟道效应出现在沟道长度与源漏结耗尽层厚度相当之时的定义，关于 V_GS 控制源—沟道势垒的表述与截止·势垒降低·阈值条件的顺序，纵向（栅极）对横向（源漏）的静电完整性，以及阈值电压滚降与 DIBL 同根、只是改变的变量不同这一区分
• Threshold voltage — Wikipedia ：把阈值电压定义为形成源漏导电通路的最小栅源电压，以及数据手册在事先定好的电流值（例如 250 μA·1 mA）处规定阈值电压的表述
• MOSFET — Wikipedia ：关于短沟道效应使漏极与源极参与沟道形成、V_DS 增大时形成沟道所需栅极电压降低的说明，以及 FinFET 是为缓解短沟道影响与减小 DIBL 而引入的几何结构之一的表述
• Channel length modulation — Wikipedia ：关于弱反型区中漏极的影响与沟道长度调制类似地起作用、从而使截止特性变差者即为 DIBL 的表述
• US8476684B2 — Field effect transistors having improved breakdown voltages and methods of forming the same (Google Patents) ：关于源漏耗尽区宽度之和等于源漏间距、连成连续耗尽区时发生穿通的定义
• US5973363A — CMOS circuitry with shortened P-channel length on ultrathin silicon on insulator (Google Patents) ：关于穿通时横向电场等值线不在栅极沟道区终止而伸到源与漏之间、并主要发生在远离栅极电压电场控制的体区的表述
• ※ 上列之中引自 Wikipedia 条目的部分，依照 CC BY-SA 4.0 许可协议。