반도체에서 트랜지스터까지 #03 — PN 접합: 붙이기만 했는데 경계에 벽이 생긴다

앞의 두 편으로 재료는 갖춰졌습니다. 전자가 많은 N형과 정공이 많은 P형입니다. 각각은 그냥 저항입니다. 전압을 걸면 흐르고, 방향을 바꿔 걸어도 똑같이 흐릅니다.

그런데 이 둘을 맞붙이기만 하면 갑자기 전혀 다른 물건이 됩니다. 한쪽 방향으로는 흐르고 반대 방향으로는 막습니다. 아무것도 더 넣지 않았는데 말입니다.

이 편은 그 경계에서 무슨 일이 일어나는지를 봅니다. 반도체 소자 대부분이 여기서 갈라져 나옵니다.

본문의 조건 값은 원리를 보이기 위한 예시이며 특정 회사의 사양이 아닙니다. 인용한 서술은 모두 공개 문헌에서 확인한 것이고 출처를 글 끝에 남깁니다.

붙이는 순간 세 가지가 차례로 일어난다

P형 조각과 N형 조각을 원자 수준에서 이어 붙였다고 해 봅시다. 실제로는 하나의 결정 안에 불순물을 다르게 넣어 만들지만 일어나는 일은 같습니다.

① 서로 넘어간다 — 확산

P쪽에는 정공이 빽빽하고 N쪽에는 텅 비어 있습니다. 전자는 그 반대입니다. 농도가 기울어져 있으면 입자는 많은 쪽에서 적은 쪽으로 저절로 퍼집니다.

위키백과 「Depletion region」 문서는 이를 잉크가 물에 번지는 것에 비유합니다. 누가 밀어 주지 않아도, 전압을 걸지 않아도 일어나는 일입니다. 이 이동을 확산(diffusion)이라 합니다.

지금까지 다룬 전류와는 출신이 다릅니다. 위키백과 「Diffusion current」 문서는 둘을 나란히 놓고 구분합니다 — 드리프트 전류는 전기장이 캐리어에 힘을 가해 생기는 흐름이고, 확산 전류는 농도가 고르지 않아 생기는 흐름이라 바깥 전기장이 없어도 흐른다는 것입니다. 「Diffusion current」 문서는 그 밀도를 J = e D_e (dn/dx)로 적습니다. dn/dx가 농도의 기울기, D_e가 확산 계수입니다.

확산 계수는 이동도에서 나온다

여기서 지난 편의 값 하나가 되살아납니다. 이동도와 확산 계수는 남남이 아닙니다. 위키백과 「Einstein relation (kinetic theory)」 문서는 반도체에서 포물선형 분산과 맥스웰-볼츠만 통계를 가정하면 둘이 D = μ k_BT / q로 묶인다고 기술합니다. 뒤의 k_BT/q가 지난 편에서 계산한 kT를 전압 단위로 쓴 것, 곧 0.02585 V입니다. 지난 편의 이동도를 그대로 넣어 보겠습니다.

• 전자 → D_e = 1,400 × 0.02585 = 36.2 cm²/s
• 정공 → D_h = 450 × 0.02585 = 11.6 cm²/s

밀려 가는 속도(이동도)와 번져 가는 빠르기(확산 계수)가 같은 수에서 나옵니다. 전자를 붙잡는 것이 무엇이든 밀 때나 번질 때나 똑같이 붙잡기 때문입니다.

② 움직이지 못하는 이온만 남는다

여기가 결정적입니다. 전자가 N쪽에서 P쪽으로 넘어가면 떠난 자리에 무엇이 남는가를 봐야 합니다.

N형의 자유 전자는 도너 원자(인)가 내어 준 것이었습니다. 전자가 떠나면 인 원자는 양이온이 되는데, 이 이온은 결정 격자에 박혀 있어 움직일 수 없습니다. P쪽도 마찬가지로 정공이 메워진 억셉터 원자(붕소)는 음이온으로 그 자리에 남습니다.

그 결과 경계 부근에는 옮겨 다닐 캐리어가 없고 고정된 이온만 남은 층이 생깁니다. 「Depletion region」 문서는 이 영역에 남는 것이 이온화된 도너·억셉터 불순물뿐이라고 기술합니다. 캐리어가 비워졌다는 뜻에서 공핍층(depletion region)이라 부릅니다.

③ 저절로 멎는다

N쪽 경계에는 양이온이, P쪽 경계에는 음이온이 줄지어 있습니다. 이 배치는 전기장을 만들고, 그 방향은 하필 넘어오려는 캐리어를 되밀어 내는 쪽입니다.

확산은 계속 밀고, 전기장은 계속 되밉니다. 둘이 균형을 이루는 지점에서 순 이동이 0이 됩니다. 공핍층의 두께는 거기서 정해집니다.

"0이 된다"는 말은 아무 일도 없다는 뜻이 아닙니다. 「Diffusion current」 문서는 PN 접합의 평형에서 순방향 확산 전류가 역방향 드리프트 전류와 균형을 이루어 알짜 전류가 0이 된다고 기술합니다. 두 흐름이 같은 크기로 서로를 지울 뿐 각각은 계속 흐르고 있습니다. 이 균형을 기울이는 것이 다음 절에서 걸어 줄 전압입니다.

아무도 걸지 않았는데 전압이 있다

공핍층 양쪽에 전하가 갈라져 있으니 전위 차가 생깁니다. 건전지도 배선도 없이, 두 조각을 붙였다는 사실만으로 생긴 전압입니다. 이것을 내장 전위(built-in potential)라 부릅니다.

여기서 누구나 한 번은 생각합니다 — 전선을 대서 이 전압을 쓰면 되지 않을까.

안 됩니다. 위키백과 「p–n junction」 문서가 이유를 적고 있습니다. 금속 전선을 반도체에 대는 그 접촉면에도 전위 차가 생기고, 회로를 한 바퀴 돌면 그것들이 내장 전위와 정확히 상쇄됩니다. 그렇지 않다면 아무 에너지도 넣지 않고 전기를 뽑아 쓰는 장치가 되어 버립니다.

크기를 직접 계산해 본다

크기는 짐작하지 않아도 됩니다. 위키백과 「p–n junction」 문서가 비축퇴 반도체의 평형 전위를 식으로 싣고 있습니다.

V_bi = (kT / q) · ln ( N_A N_D ÷ n_i² )

N_A와 N_D는 양쪽의 도핑 농도, n_i는 진성 캐리어 농도입니다. 지난 편에서 쓴 값을 그대로 넣겠습니다 — 양쪽 모두 10¹⁶ cm^-3으로 도핑했다고 가정하고, n_i = 9.65 × 10⁹ cm^-3, kT/q = 0.02585 V입니다.

로그 안쪽부터입니다. n_i² = 9.31 × 10¹⁹이므로

N_A N_D ÷ n_i² = 10³² ÷ (9.31 × 10¹⁹) = 1.07 × 10¹²

ln(1.07 × 10¹²) = 27.70

V_bi = 0.02585 × 27.70 = 0.716 V

1 V보다 조금 작은 값입니다. 다음 편에서 실리콘 다이오드의 겉보기 문턱 전압이 0.6~0.7 V로 나오는데, 그것이 여기서 계산한 벽의 높이와 같은 자리에 있는 것은 우연이 아닙니다. 다이오드를 켠다는 말은 이 벽을 거의 다 낮춘다는 말이기 때문입니다.

도핑을 100배 올려도 벽은 조금만 높아진다

식에서 도핑 농도가 로그 안에 있다는 점이 중요합니다. 한쪽을 100배 진하게, 곧 N_A = 10¹⁸ cm^-3으로 올려 보겠습니다.

N_A N_D ÷ n_i² = 10³⁴ ÷ (9.31 × 10¹⁹) = 1.07 × 10¹⁴, ln = 32.31

V_bi = 0.02585 × 32.31 = 0.835 V

농도를 100배 올렸는데 벽은 0.12 V밖에 오르지 않았습니다. 로그가 그렇게 눌러 줍니다. 그래서 실리콘 접합의 내장 전위는 도핑을 어떻게 잡든 1 V 언저리에 머뭅니다. 온도는 반대쪽에서 작용합니다 — kT/q는 온도에 비례해 커지지만, 온도가 오르면 n_i가 지수적으로 늘어 로그 안쪽을 훨씬 빠르게 줄이므로 결과적으로 벽은 낮아집니다.

이제 바깥에서 전압을 걸어 본다

소자의 동작은 전부 이 벽 하나를 밀고 당기는 일입니다.

순방향 — 벽을 낮춘다

P쪽에 플러스, N쪽에 마이너스를 겁니다. 바깥 전압의 방향이 내장 전위와 반대라서 벽이 낮아집니다.

벽이 낮아지면 공핍층이 얇아지고, 그동안 되밀리던 다수 캐리어들이 건너가기 시작합니다. 전류가 흐릅니다. 위키백과 「p–n junction」 문서는 순방향 바이어스가 내장 전위를 낮춰 확산 전류를 허용한다고 기술합니다.

역방향 — 벽을 높인다

반대로 걸면 바깥 전압이 내장 전위와 같은 방향이라 벽이 더 높아집니다. 공핍층은 더 두꺼워지고, 다수 캐리어는 아예 건너지 못합니다.

그런데 전류가 완전히 0은 아닙니다. 지난 편의 소수 캐리어를 기억할 차례입니다. P형에도 전자가 9,300개쯤은 있었습니다. 이 극소수는 높아진 벽을 오히려 타고 내려가는 방향이라 막히지 않습니다. 그래서 아주 작은 전류가 남고, 이것이 역포화 전류 또는 누설 전류입니다.

「p–n junction」 문서는 역방향 바이어스에서 소수 캐리어에 의한 작은 역포화 전류만 남는다고 기술합니다. "포화"라는 말이 붙은 이유가 여기서 분명해집니다. 이 전류의 크기를 정하는 것은 걸어 준 전압이 아니라 소수 캐리어가 얼마나 생겨나느냐이기 때문입니다. 벽을 아무리 더 높여도 내려갈 준비가 된 캐리어가 그만큼밖에 없으니 전류가 더 늘지 않습니다. 역방향 전압을 두 배, 세 배로 올려도 전류는 거의 그대로인 것이 그래서입니다.

그리고 소수 캐리어의 수는 온도에 민감합니다. 지난 편에서 소수 캐리어 농도를 n = n_i² ÷ p로 구했는데, 이 식의 분자에 n_i의 제곱이 있습니다. n_i가 온도에 지수적으로 늘어난다면 그 제곱은 두 배 빠르게 늡니다. 그래서 누설 전류는 뜨거워질수록 커집니다. 나중에 화면이 더운 곳에서 이상해지는 현상들의 뿌리가 여기 있습니다.

공핍층의 두께는 전압이 정한다

한 가지를 더 짚고 가야 다음 편이 이어집니다. 공핍층은 고정된 두께가 아닙니다.

위키백과 「Depletion region」 문서가 싣고 있는 공핍폭 식을 보면, 폭 w는 (V_bi − V)의 제곱근에 비례합니다. V는 걸어 준 전압이고, 역방향으로 걸면 부호가 반대라 괄호 안이 커집니다.

• 역방향 전압을 키우면 → 공핍층이 두꺼워집니다. 다만 제곱근이라 전압을 네 배 올려야 두께가 두 배가 됩니다.
• 순방향으로 걸면 → 괄호 안이 작아져 얇아집니다.

두께를 실제로 재 보면

「Depletion region」 문서가 싣고 있는 식은 이렇습니다.

w ≈ [ 2 ε_r ε₀ ÷ q · (N_A + N_D) ÷ (N_A N_D) · (V_bi − V) ]^1/2

ε_r은 비유전율입니다. 위키백과 「Relative permittivity」 문서의 표는 실리콘을 11.68로 적고 ε₀은 8.854 × 10^-12 F/m입니다. 양쪽 도핑은 앞에서와 같이 10¹⁶ cm^-3, 곧 10²² m^-3입니다.

앞쪽 덩어리 : 2 × 11.68 × 8.854 × 10^-12 ÷ (1.602 × 10^-19) = 1.29 × 10⁹

가운데 덩어리 : (10²² + 10²²) ÷ (10²² × 10²²) = 2 × 10^-22 m³

셋을 곱하면 1.29 × 10⁹ × 2 × 10^-22 × 0.716 = 1.85 × 10^-13이고, 제곱근을 취하면

w = 4.3 × 10^-7 m, 곧 430 nm

머리카락 굵기의 200분의 1쯤 되는 층이 아무것도 걸지 않았는데 저절로 생겨 있는 것입니다.

이번에는 역방향으로 5 V를 걸어 보겠습니다. 역방향이면 V가 음수이므로 괄호 안은 0.716 + 5 = 5.716이 됩니다.

1.29 × 10⁹ × 2 × 10^-22 × 5.716 = 1.48 × 10^-12, 제곱근은 1.21 × 10^-6 m, 곧 1,215 nm

전압을 5 V나 걸었는데 두께는 2.8배가 되었을 뿐입니다. 5.716 ÷ 0.716 = 7.98이고 그 제곱근이 2.83이기 때문입니다. 제곱근이라는 말은 이렇게 읽으면 됩니다.

어느 쪽으로 파고드는지도 수로 나온다

「Depletion region」 문서의 공핍폭 식은 도핑 농도도 담고 있습니다. 도핑이 옅은 쪽으로 공핍층이 더 깊이 파고듭니다. 「Depletion region」 문서는 그 근거를 전하 균형으로 적습니다 — q N_A w_P ≈ q N_D w_N, 곧 P쪽에 드러난 음전하와 N쪽에 드러난 양전하의 총량이 같아야 한다는 것입니다. 「p–n junction」 문서도 공간 전하가 양쪽에서 같은 크기이므로 옅은 쪽으로 더 멀리 뻗는다고 기술합니다.

이온 하나가 내놓는 전하는 어느 쪽이나 같습니다. 그러니 이온이 성긴 쪽에서는 같은 전하를 모으려고 더 넓은 구간을 비워야 합니다. 앞의 비대칭 예로 계산해 보겠습니다. P쪽 10¹⁸, N쪽 10¹⁶ cm^-3이면 V_bi는 0.835 V이고 전체 폭은 위 공핍폭 식으로 330 nm가 나옵니다. 전하 균형에서 w_N ÷ w_P = N_A ÷ N_D = 100이므로

• 진한 P쪽 → w_P = 약 3 nm
• 옅은 N쪽 → w_N = 약 327 nm

330 nm 가운데 327 nm가 한쪽에 몰려 있습니다. 접합을 대칭으로 그리는 그림이 많지만 실제로는 이렇게 쏠려 있습니다.

벽 안에 걸리는 전기장

두께를 알면 전기장의 크기도 어림할 수 있습니다. 전압을 두께로 나누면 됩니다(이 글은 전기장이 층 안에서 고르다고 두고 평균만 냅니다).

• 아무것도 걸지 않았을 때 → 0.716 V ÷ (4.3 × 10^-7 m) = 약 1.7 × 10⁶ V/m
• 역방향 5 V → 5.716 V ÷ (1.21 × 10^-6 m) = 약 4.7 × 10⁶ V/m

1 V도 안 되는 전압인데 전기장은 미터당 백만 볼트가 넘습니다. 층이 그만큼 얇기 때문입니다.

계속 올리면 결국 무너진다

그렇다면 역방향 전압을 한없이 올려도 될까요. 「p–n junction」 문서는 전기장의 세기가 임계 수준을 넘으면 공핍 영역이 항복하고 전류가 흐르기 시작하며, 제너 또는 애벌런치 과정을 거친다고 적습니다. 두 과정 모두 그 자체로는 소자를 망가뜨리지 않는다고도 적혀 있습니다.

애벌런치 쪽은 이름 그대로입니다. 위키백과 「Avalanche breakdown」 문서는 가속된 전자나 정공이 묶여 있던 다른 전자를 때려 떼어낼 만큼 빨라지고, 떨어져 나온 캐리어가 다시 같은 일을 해 눈사태처럼 불어난다고 기술합니다. 앞에서 계산한 미터당 수백만 볼트가 그 "때릴 만큼 가속하는" 전기장입니다.

"전압을 바꾸면 층의 두께가 바뀐다" — 이 문장을 잘 기억해 두시기 바랍니다. 다음 편에서 이 접합이 커패시터가 되는 이유가 정확히 이것이고, 방금 계산한 430 nm라는 두께가 그대로 다음 편 계산의 대입값이 됩니다.

정리

• P형과 N형을 붙이면 확산이 일어나고, 넘어간 자리에 움직이지 못하는 이온만 남아 공핍층이 됩니다.
• 그 이온들이 만든 전기장이 확산을 스스로 멈춥니다. 양단에 남는 전위 차가 내장 전위입니다.
• 내장 전위는 꺼내 쓸 수 없습니다 — 금속 접촉면의 전위 차와 상쇄됩니다.
• 순방향은 벽을 낮춰 전류를 흘리고, 역방향은 벽을 높여 막되 소수 캐리어의 누설 전류만 남깁니다.
• 내장 전위는 V_bi = (kT/q)·ln(N_AN_D/n_i²)로 계산되고, 예시 조건에서 0.716 V가 나옵니다. 도핑을 100배 올려도 0.835 V로 0.12 V밖에 오르지 않습니다.
• 공핍층 두께는 (V_bi − V)의 제곱근에 비례합니다. 같은 조건에서 430 nm이고, 역방향 5 V를 걸면 1,215 nm로 2.8배가 됩니다. 전압으로 두께를 조절할 수 있다는 뜻입니다.
• 층은 옅게 도핑한 쪽으로 쏠립니다. 100배 비대칭이면 330 nm 가운데 327 nm가 옅은 쪽에 있습니다.

다음 편은 이 접합 하나에서 서로 다른 두 부품이 나오는 과정을 봅니다 — 다이오드와 커패시터입니다.

참고 자료

• Depletion region — Wikipedia : 확산의 잉크 비유, 공핍 영역에 이온화된 도너·억셉터만 남는다는 서술, 공핍폭 식 w ≈ [2ε_rε₀/q · (N_A+N_D)/(N_AN_D) · (V_bi − V)]^1/2, 전하 균형 qN_Aw_P ≈ qN_Dw_N과 공핍층이 옅은 쪽으로 치우친다는 서술
• p–n junction — Wikipedia : 내장 전위 식 (kT/q)·ln(N_AN_D/n_i²), 전기장이 확산을 상쇄한다는 서술, 회로를 닫으면 금속 접촉 전위와 상쇄되어 외부 전류를 낼 수 없다는 서술, 순방향의 장벽 감소와 역방향의 역포화 전류, 공간 전하가 양쪽에서 같은 크기라 옅은 쪽으로 더 뻗는다는 서술, 임계 전기장을 넘으면 제너 또는 애벌런치로 항복한다는 서술
• Diffusion current — Wikipedia : 확산 전류의 정의와 J = eD_e(dn/dx), 드리프트 전류와의 대비, 평형에서 둘이 상쇄되어 알짜 전류가 0이라는 서술
• Einstein relation (kinetic theory) — Wikipedia : 반도체에서 D = μk_BT/q로 환원된다는 서술
• Avalanche breakdown — Wikipedia : 가속된 캐리어가 묶인 전자를 떼어내고 그것이 되풀이되어 캐리어가 눈사태처럼 불어난다는 서술
• Relative permittivity — Wikipedia : 비유전율 표 — 실리콘 11.68(공핍폭 계산의 대입값)
• Electron mobility — Wikipedia : 결정 실리콘 이동도 1,400·450 cm²/(V·s) — 확산 계수 계산의 대입값
• Mass action law (electronics) — Wikipedia : 소수 캐리어 농도를 가져올 때 사용한 관계 np = n_i²
• Charge carrier density — Wikipedia : 300 K 실리콘 진성 캐리어 농도 9.65 × 10⁹ cm^-3 — 내장 전위 계산의 대입값
• ※ 위 목록 가운데 Wikipedia 문서에서 인용한 부분은 CC BY-SA 4.0 라이선스를 따릅니다.